VDS开关尖峰到底是怎么来的？

在开关电源设计中，MOS管的VDS开关尖峰是让很多工程师头疼的问题：设计的时候按照 datasheet 留了裕量，做板出来一开电，MOS管就因为尖峰过压炸了;好不容易加了缓冲电路，又把效率降太多，要么过温要么功耗不达标。如果能在做板之前就准确预测尖峰的大小，就能提前优化钳位电路、调整PCB布局，避免返工。而SPICE仿真就是预测VDS开关尖峰最方便也最准确的工具，只要方法对，仿真结果和实测误差能控制在10%以内。今天我们从开关尖峰产生的原理说起，一步步讲清楚怎么用SPICE仿真准确预测VDS开关尖峰，看完你就能上手实操。

一、先搞懂：VDS开关尖峰到底是怎么来的?

要准确仿真，首先得知道尖峰的来源，才能在仿真模型里把对应的寄生参数加对。VDS开关尖峰本质上就是寄生电感和MOS管结电容谐振产生的电压过冲，核心来源主要有三个：

第一个来源，也是最大的来源：功率回路的寄生电感。开关电源功率回路里，MOS管漏源、变压器原边、滤波电容、采样电阻这些元器件，走线都有寄生电感，哪怕是几厘米的PCB走线，寄生电感也能到几nH到几十nH。当MOS管关断的时候，电流从负载电流突然降到零，根据楞次定律，寄生电感会产生感应电动势：$V = L \times di/dt$，di/dt能到100A/μs以上，哪怕10nH的寄生电感，感应电压也能到1V，再加上原来的母线电压，尖峰就上去了。如果是反激拓扑，变压器原边漏感本身就是很大的寄生电感，关断的时候漏感的能量释放不出去，就会产生非常大的VDS尖峰，这是反激最常见的尖峰来源。

第二个来源：MOS管结电容和寄生电感的谐振。MOS管本身有寄生结电容Cds、Cgd，当MOS关断后，漏极的寄生电感和结电容发生LC谐振，就会在VDS上产生振荡，尖峰就是第一次振荡的过冲，振荡的幅度越大，尖峰越高，如果阻尼不够，振荡还会持续很久，容易触发MOS管过压保护或者EMI问题。

第三个来源：驱动回路的干扰。如果驱动回路布线不好，有寄生电感或者和功率回路耦合，开关的时候驱动端也会受到干扰，导致MOS管开关速度变化，间接影响VDS尖峰的大小，不过这个影响一般比功率回路小很多，主要还是功率回路寄生电感的影响。

总结一下，VDS尖峰的大小，核心取决于两个参数：功率回路总寄生电感Lk，还有开关时的电流变化率di/dt，Lk越大、di/dt越大，尖峰就越大。SPICE仿真要准确，关键就是要把这两个因素准确建模进去。

二、SPICE仿真前的准备：这些细节决定仿真准不准

很多人用SPICE仿真VDS尖峰，结果出来和实测差一倍，大部分都是模型没选对，寄生参数没加对，我们一步步说准备工作要注意什么。

1 选对MOS管模型：必须用大信号非线性模型

这是最容易出错的地方：很多人仿真的时候用MOS管的小信号模型，或者只用了电容电阻的简化模型，根本没有包含非线性结电容和寄生电感，仿真出来的尖峰肯定不准。我们需要的是包含完整大信号参数的SPICE模型，最好是MOS管厂商官网提供的官方SPICE模型，里面已经包含了Cds、Cgd、Cgs这些非线性结电容，还有寄生电感的参数，仿真出来才准确。

注意：很多厂商的模型会把封装寄生电感也加进去，比如TO-220封装的漏极寄生电感大概2-5nH，源极大概1-3nH，这些都已经在模型里了，不用自己再加，要是重复加会导致寄生电感偏大，仿真尖峰比实际高。

2 提取PCB的寄生参数：这是准确仿真的核心

大部分人仿真尖峰不准，就是没加PCB的寄生电感，直接用理想走线仿真，寄生电感为零，出来的尖峰当然比实际小很多，根本没有参考价值。现在提取PCB寄生参数非常方便，流程很简单：

第一步：画好PCB布局之后，把功率回路的走线导出来，功率回路就是从输入滤波电容正极→变压器原边→MOS管漏极→MOS管源极→输入滤波电容负极这个回路，这个回路的所有走线的寄生电感都要提取。

第二步：用寄生参数提取工具，现在很多PCB软件都自带这个功能，比如Altium Designer的PI (Power Integrity) 分析工具，就能直接提取走线的寄生电感;专业一点的用ANSYS Q3D Extractor，只要把走线导入进去，就能算出整个回路的寄生电感，精度非常高。

一般来说，1层PCB走线，1cm长度大概是10nH的寄生电感，4层板内层走线大概7nH/cm，如果没有提取工具，也可以按这个估算，比不加好很多，当然有条件还是提取一下，误差小很多。

第三步：把提取出来的寄生电感加到SPICE仿真电路里，在功率回路的对应位置串联进去，比如漏极走线寄生电感就串在MOS管漏极前面，源极走线就串在源极，输入电容的引脚寄生电感也要加上，一般铝电解电容引脚电感大概10-20nH，陶瓷电容大概1-5nH，这些都不能漏。

3 变压器模型要加漏感：反激、正激这些隔离拓扑必须加

如果是隔离拓扑，变压器漏感是VDS尖峰最主要的来源，必须把漏感准确加到SPICE模型里。变压器的漏感可以在绕好变压器之后实际测出来，也可以用变压器设计软件计算出来，一般反激变压器漏感大概是原边电感的1%-5%，比如原边电感是100μH，漏感大概就是1-5μH，把漏感串联在变压器原边回路里，就可以仿真了，只要漏感值对，仿真出来的尖峰就准。

三、SPICE仿真VDS开关尖峰实操步骤

做好准备之后，我们就可以开始仿真了，我们以最常见的反激开关电源为例，一步步说怎么做：

1 搭建仿真电路

打开你常用的SPICE仿真软件，比如LTspice、PSpice、Multisim都可以，LTspice是免费的，大部分电源工程师都用，我们以LTspice为例：

放置输入母线电容，把电容的寄生ESR和寄生电感加上，一般输入电容用多个陶瓷电容加铝电解，把总寄生电感和ESR算对;

放置变压器模型，原边串联漏感，把计算或者测量得到的漏感值加上，激磁电感也设置对;

放置MOS管，调用厂商提供的官方SPICE模型，放对位置;

放置原边电流采样电阻，加上它的寄生电感;

加上RCD钳位电路或者RC缓冲电路，就是你设计好的钳位参数，一起放进去仿真，这样就能看到钳位之后的尖峰。

2 设置瞬态仿真参数

仿真VDS开关尖峰用瞬态仿真就可以，参数设置非常重要，设置错了结果不准：

仿真时间：要仿真至少一个完整的开关周期，并且要等到电路进入稳定开关状态，一般设置为5-10个开关周期就够了，比如开关频率是65kHz，周期是15μs，设置仿真时间到100μs就足够，足够进入稳态。

最大步长：这个是关键，很多人步长设置太大，开关过程的尖峰没捕捉到，结果偏小。开关尖峰上升沿一般只有几ns到几十ns，所以最大步长一定要设置得足够小，一般设置为1ns-10ns，不能更大，否则分辨率不够，尖峰峰值测不准。比如上升沿是10ns，最大步长要是设置成100ns，可能刚好跳过峰值，仿真出来的尖峰比实际小很多，这个细节一定要注意。

3 运行仿真，提取尖峰峰值

仿真运行完成之后，在MOS管的漏极和源极之间测电压，就是VDS波形，找到开关关断时刻的峰值电压，就是我们要的VDS开关尖峰。我们可以用LTspice的光标工具，直接读出峰值电压，非常方便。

举个实际的例子：我们做一个65W反激充电器，输入220VAC整流后母线是310V，变压器原边漏感是2μH，功率回路PCB寄生电感是10nH，MOS管用650V的GaN，官方SPICE模型，设置最大步长5ns，仿真出来关断时刻VDS峰值是420V，比母线310V高了110V，和我们实际做板出来用示波器测的415V，误差只有1.2%，非常准确。只要模型和寄生参数加对，误差一般都在10%以内，足够设计用了。

四、常见仿真误差来源，怎么修正?

很多人仿真出来结果和实测差很多，大多是这几个原因，我们一个个说怎么修正：

1 寄生电感加少了，尖峰仿真偏小

最常见的就是漏了某部分的寄生电感，比如只加了漏感，没加PCB走线寄生电感，或者没加输入电容的引脚电感，总寄生电感偏小，尖峰就偏小。解决方法就是把功率回路所有寄生电感都算一遍：输入电容引脚电感→输入电容走线→变压器引脚电感→变压器漏感→漏极走线寄生电感→MOS封装寄生电感→源极走线寄生电感→回到输入电容负极，把这些都加起来，总电感才对，不要漏。

2 MOS管模型不对，开关速度不准

有些非官方的MOS模型，结电容参数不对，或者开关速度不对，比如模型的开关速度比实际快，di/dt就大，尖峰就比实际大;开关速度比实际慢，di/dt小，尖峰就偏小。解决方法就是一定要用厂商官网提供的官方模型，不要用网上找的第三方简化模型，很多第三方模型参数不对，误差很大。如果只有简化模型，就要根据datasheet上的开关时间，调整模型参数，让di/dt和实际一致。

3 仿真步长太大，没捕捉到峰值

刚才说了，步长太大，尖峰上升沿没采样到，峰值就偏小，哪怕寄生参数都对，结果也不准，解决方法就是把最大步长设置成上升沿时间的1/5到1/10，比如上升沿是10ns，最大步长就设1-2ns，肯定能捕捉到峰值。

4 钳位电路参数没建模对

很多人仿真的时候，RCD钳位的二极管只用理想二极管，没有加反向恢复和寄生电容，导致钳位效果仿真不对，尖峰不准。解决方法就是二极管也用官方模型，把钳位电路所有元器件的寄生参数都加上，比如电阻的寄生电感，电容的ESR，都加进去，仿真出来才准。

五、怎么用仿真结果优化设计?

预测到尖峰之后，我们就可以用仿真来优化设计，不用一次次做板试，节省很多时间，常见的优化方向有几个：

1 优化PCB布局，减小寄生电感

如果仿真出来尖峰太大，首先可以看寄生电感对尖峰的影响：我们可以在仿真里减小寄生电感，看尖峰下降多少，比如把总寄生电感从20nH降到10nH，尖峰从450V降到400V，那我们就可以优化PCB布局，把功率回路走得更短更宽，减小寄生电感，比如把输入电容放在离MOS管漏极最近的位置，功率回路走线尽量短，走成宽的铜箔，减小寄生电感，这个比加缓冲电路更有效，还不影响效率。

我们可以用SPICE做参数扫描：把寄生电感从5nH到30nH扫描，看尖峰怎么变化，就能知道寄生电感降到多少，尖峰就能满足要求，然后指导PCB布局，非常方便。

2 优化RCD钳位参数，平衡尖峰和效率

如果寄生电感已经没法再小了，就需要优化钳位电路参数，我们可以用SPICE仿真扫描不同的钳位电阻电容值，看尖峰大小和钳位损耗：比如电阻从10kΩ降到5kΩ，尖峰从450V降到400V，但损耗从1W升到2W，效率下降0.5%，我们就可以找到刚好尖峰满足MOS管裕量要求，损耗最小的参数，不用一次次试，仿真一次就找到最优参数。

比如我们要MOS管VDS峰值不超过500V，MOS管是650V，留150V裕量，扫描不同参数，找到满足尖峰要求的最小损耗的参数，比自己瞎试快很多。

3 选合适的MOS管，调整开关速度

不同MOS管的开关速度不一样，开关速度快的MOS管di/dt大，尖峰大，但开关损耗小;开关速度慢的di/dt小，尖峰小，但开关损耗大。我们可以在SPICE里换不同MOS管的模型，仿真看尖峰和损耗，选平衡的，比如同样650V MOS管，GaN开关速度快，尖峰大，但损耗小;硅MOS速度慢一点，尖峰小一点，损耗大一点，仿真就能找到适合你设计的型号。

4 验证不同负载下的尖峰

尖峰大小和开关时的原边电流有关系，重载的时候电流大，di/dt大，尖峰更大，所以一定要仿真最大负载情况下的尖峰，留够裕量，不要只仿真轻载，重载的时候炸管。我们可以仿真从空载到满载不同负载下的尖峰，找到最大的尖峰，确认MOS管裕量足够。

用SPICE仿真预测VDS开关尖峰，核心不是软件操作，而是准确建模——只要你把所有产生尖峰的寄生参数都准确加到模型里，用对MOS管的大信号模型，设置好足够小的仿真步长，仿真结果和实测的误差一般都能控制在10%以内，完全满足设计需求。很多人觉得仿真不准，其实都是自己模型没做对，漏了寄生参数，不是SPICE的问题。

现在PCB寄生参数提取工具越来越成熟，MOS管厂商也都提供免费的官方SPICE模型，LTspice这种仿真软件也是免费的，做这个仿真没有什么门槛，只要按照我们说的步骤，新手也能做出来准确的结果。在设计阶段就准确预测尖峰，提前优化布局和钳位参数，能帮你少做好几板，省很多时间和打板成本，这也是现在电源设计的标准流程：先仿真，再做板，一次成功。

只要抓住“寄生电感产生感应电压”这个核心，把寄生参数做对，你就能用SPICE准确预测VDS开关尖峰，再也不用靠经验猜，做板碰运气了。