当前位置:首页 > 厂商动态 > AMD
[导读]我们很高兴宣布,AMD Spartan UltraScale+ SU200P FPGA 将于 2026 年 7 月正式投入量产。SU200P 是 Spartan UltraScale+ 系列中规模最大、性能最强的器件,采用成熟的 16nm FinFET 工艺。它为 AMD 成本优化型产品组合带来了高 I/O、低功耗、灵活连接,以及支持 PQC CNSA 2.0 的先进硬件安全能力。

AMD Spartan UltraScale+ SU200P FPGA 量产在即

专为数据中心、网络交换机以及工业系统打造

我们很高兴宣布,AMD Spartan UltraScale+ SU200P FPGA 将于 2026 年 7 月正式投入量产。SU200P 是 Spartan UltraScale+ 系列中规模最大、性能最强的器件,采用成熟的 16nm FinFET 工艺。它为 AMD 成本优化型产品组合带来了高 I/O、低功耗、灵活连接,以及支持 PQC CNSA 2.0 的先进硬件安全能力。

AMD Spartan UltraScale+ SU200P FPGA 内部配置

灵活扩展,无需重新设计

SU200P 器件是 Spartan UltraScale+ 系列九款成员中的最高规格,支持向上和向下扩展。系列内的封装兼容性(包括Spartan UltraScale+ SU65P 与 SU200P 器件之间)可在设计需求不断演进时保护板级投资。设计进一步扩展时,SBVF900 封装与 AMD 第二代 Kintex UltraScale+ 系列兼容,从而为进入中端 FPGA 提供了清晰的低风险路径,无需重新设计板卡。对于需要管理多产品型号或规划未来能力增长的团队,这种兼容性有助于保护板级投资、减少重设计工作并简化性能层级迁移。

为互联、长生命周期系统打造的安全性

安全性是数据中心板卡管理、网络交换基础设施、工业和医疗系统等应用的关键需求,这些系统往往会部署十年乃至更长时间。在这些环境下,设备身份、固件真实性和长期更新保护都是基础要求。

Spartan UltraScale+ SU200P FPGA 以基于硬件的安全技术为基础能力,助力客户在长生命周期内保护设备身份、启动完整性、固件真实性以及敏感数据。

主要安全功能包括:

· 硬件信任根( HWRoT )安全启动,支持后量子加密( PQC ):采用 NIST 认证 PQC 算法进行固件和软件认证,符合 CNSA 2.0 标准

· AES-GCM 认证加密:单一硬件模块实现保密性、完整性和认证,实现安全启动及运行时加密/解密

· 专用加密资源:AES-GCM、哈希算法、AIS-20/31 和 NIST SP 800-90A/B/C 合规的真随机数发生器( TRNG )

· 物理不可克隆函数( PUF ):每个器件唯一身份及对称密钥保护

· 生命周期安全:支持安全制造、部署、配置和现场更新的认证机制

这些能力共同构建起可信的平台基础,从制造环节的安全配置和首次启动到运营周期内的认证固件更新。

专为数据中心、网络交换机和工业应用设计

现代基础设施部署面临一项共同挑战:处于复杂系统边缘、标准不断演进、需从首次启动到多年现场运行始终保持可信。Spartan UltraScale+ SU200P FPGA 结合了可编程 I/O、高速连接和硬件安全,适用于需求最为严苛的各类市场。

为不断演进的数据中心提供安全的板卡管理控制器

随着数据中心平台集成更多传感器、电源域、状态信号、接口和系统控制功能,主板复杂度持续提升,同时仍需保持高可用性和易维护性。AI 服务器的增长进一步推升了对先进 CPU 和 GPU 平台的需求,进而带动了对更灵活的板级管理和控制的需求。

在这种环境下,配套 FPGA 变得愈发重要。它必须处理更大量的板卡数据、支持多样化遥测和时序需求以及桥接协议。FPGA 还在平台中越来越多地承担信任根( pRoT )的角色。它可以通过设备认证实现平台身份验证,在主 CPU 初始化前建立安全启动链。这样做能够通过 PUF 密钥管理保护设备身份,而支持 PQC 则能确保固件认证能够适应快速演进的服务器设计。

SU200P 非常适合这一角色,它能提供灵活 I/O(支持 3.3V)、控制面可编程性、高速连接、PCIe® Gen4 支持和最多 572 个 I/O 引脚。设计人员开发新一代 AMD EPYC 或锐龙嵌入式处理器时,可用 SU200P 实现更高集成度,并支持新兴 OCP 标准,例如低速传输协议接口( LTPI )和管理端口嵌入式安全隧道接口( M-PESTI )。这使得服务器和嵌入式平台设计人员能够降低重设计风险,同时构建更集成、更灵活应变的管理架构,可以伴随新标准、下一代处理器平台以及数据中心需求的变化不断演进。

为网络交换机基础设施提供灵活连接能力

网络系统必须桥接不断变化的标准、管理接口、时序要求和平台控制逻辑。交换机设计人员经常需要可编程器件能支持接口适配、状态监控、控制面逻辑和高速连接,且板卡需紧凑、低功耗、适应安全环境。

SU200P 将现代网络交换机的关键控制和管理功能集成到单个可编程器件中,从而简化了板卡设计并减少了外部元件数量。PCIe Gen4、高速 GTH 收发器和最多两路硬核内存控制器能为应用提供所需的架构带宽和板载缓存,而软核 AMD MicroBlaze V 处理器配合 RTOS 则能在 FPGA 上原生实现板卡管理。

安全性被集成到配置和管理架构中,而非作为外部附加功能。OSPI 和 PMC 配置流程开箱即用,支持安全启动和认证现场更新。硬件信任根自首次上电开始锚定器件认证。结合 PQC 支持和基于 PUF 的器件身份,SU200P 为网络交换机设计人员提供了一个可编程的平台,能够在从安全制造到认证现场更新的整个产品生命周期内实现可信。

这就使交换机设计人员能够将控制面管理、接口桥接、安全和系统连接集成到单个可编程器件中,同时仍保留适应网络架构和接口标准演进的灵活性。

为工业系统提供长寿命与灵活应变能力

工业系统以长生命周期、延长认证周期和不断演进的连接与控制需求为特征。工厂自动化、机器人、传感器聚合和边缘控制平台需要可编程器件能够随接口、传感器和工作负载的演进而不断适配。

Spartan UltraScale+ SU200P FPGA 直面这一需求。依托于生命周期至 2045 年及以后的承诺,设计人员可打造长寿命平台,无需担心过早淘汰。器件还集成了最多 572 个 I/O 引脚、18.0 Mb UltraRAM、GTH 收发器和最多两路硬核内存控制器,帮助减少外部内存接口逻辑、板卡面积、功耗和物料清单( BOM )成本。

安全性在互联工业环境中同样关键。SU200P 的硬件信任根、PUF 和 PQC 支持,为工业设计人员提供了贯穿长部署周期的认证固件更新和设备身份保护基础。

对于工业客户,价值在于一次设计、投资可跨产品型号延续,并用 AMD FPGA 工具和生态系统支持的可编程器件家族,支撑长生命周期嵌入式平台。

即刻开启 AMD Spartan UltraScale+ SU200P FPGA 之旅

Spartan UltraScale+ SU200P 将于 2026 年 7 月投入量产,从评估到部署的流程设计简洁明了。

立即行动:

· 通过 AMD 销售或授权分销商订购 SU200P 芯片。

· 下载 AMD Vivado 设计套件,开始构建、仿真、实现和调试 FPGA 设计。

· 访问 Spartan UltraScale+ FPGA 产品页面。

· 联系 AMD 销售或授权分销商,获取供货、订购、封装选项和量产规划支持。

对于打造下一代基础设施和嵌入式平台的设计人员,SU200P 已经准备就绪。

尾注:

© 2026 美国超威半导体公司保留所有权利。AMD、AMD 箭头标志、Artix、Kintex、MicroBlaze、Spartan、UltraScale+、Vivado 及其组合均为超威半导体公司的商标。PCIe 是 PCI-SIG Corporation 的注册商标。本出版物中使用的其他产品名称仅用于识别,可能是其各自所有者的商标。部分 AMD 技术可能需要第三方支持或激活。支持的功能可能因操作系统而异,请与系统制造商确认具体功能。任何技术或产品都无法做到绝对安全。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

Soan Papdidi 改变了这种体验。它是一款紧凑、易于上手的纯FPGA开发板——无需MCU,也无隐藏式微控制器,只需掌握原始的FPGA功能即可。该板配备8个DIP开关、8个LED灯和10个I/O引脚,非常适合用于学...

关键字: FPGA 开发板 数字电路 Python

当一个嵌入式项目进入方案设计阶段,工程师面临的第一个关键决策往往是:“该选什么芯片?” DSP、FPGA、MCU三者之间的边界在数据手册上看似清晰,但当面对中等算力场景——算力要求介于简单控制和超高性能计算之间的“灰色地...

关键字: DSP FPGA MCU

作为领先的嵌入式处理器模组厂商,米尔将携安路FPGA核心板和开发板亮相。我们诚邀您共聚西子湖畔,一同探索FPGA技术在边缘计算、工业控制与AI加速等领域的最新技术突破与落地实践。

关键字: FPGA 核心板 开发板

在高速通信协议(如PCIe、10G Ethernet)中,传统的串行CRC计算是吞吐量瓶颈。并行CRC32通过将串行移位寄存器算法转换为组合逻辑,实现每个时钟周期输出CRC结果,是突破Gbps级带宽的关键。本文将详解从L...

关键字: FPGA CRC32算法

在FPGA高速数据采集或视频处理系统中,DDR4 SDRAM是扩展存储带宽的核心。然而,直接手写DDR4控制器状态机不仅复杂且极易出错。工程实践中,利用FPGA厂商提供的IP核(如Xilinx MIG或Intel EMI...

关键字: FPGA DDR4控制器 关键时序参数

BLHeli_S — 这是较早且广泛使用的固件版本。它适用于赛灵思公司的 EFM8 8051 类型的微控制器。支持脉冲宽度调制(PWM)、单脉冲(OneShot)和双脉冲(DShot)输入协议。虽然不再进行积极开发,但仍...

关键字: FPGA 以太网交换机 微控制器

在工业伺服与电动汽车驱动领域,三相永磁同步电机(PMSM)的高性能控制离不开磁场定向控制(FOC)。随着对转速精度与动态响应要求的提升,传统的单核MCU方案已显疲态。FPGA(现场可编程门阵列)与DSP(数字信号处理器)...

关键字: FPGA 三相电机

在FPGA上构建RISC-V SoC时,从复位向量到串口打印“Hello World”的启动流程,是验证软核能否“自主呼吸”的关键。本文将基于常见的PicoRV32或VexRiscv软核,详解从硬件复位到软件驱动的完整链...

关键字: RISC-V FPGA

在软件无线电(SDR)和雷达接收机中,数字下变频(DDC)是连接高速ADC与基带处理的关键桥梁。其核心任务是将高频宽带信号搬移到基带,并降低数据率。本文将详解如何利用NCO(数控振荡器)生成正交载波,并结合CORDIC(...

关键字: FPGA DDC

在FPGA高速数据流设计中,AXI4-Stream(AXIS)是连接DMA、DSP和视频IP的“血管”。但很多工程师只关注TDATA和TLAST,却忽略了TKEEP信号,导致在非对齐数据传输时出现数据错位、CRC校验失败...

关键字: FPGA AXI4-Stream协议
关闭