[导读]作为领先的嵌入式处理器模组厂商，米尔将携安路FPGA核心板和开发板亮相。我们诚邀您共聚西子湖畔，一同探索FPGA技术在边缘计算、工业控制与AI加速等领域的最新技术突破与落地实践。
2026年6月11日，米尔电子将亮相杭州2026 AEC FPGA技术峰会。
作为领先的嵌入式处理器模组厂商，米尔将携安路FPGA核心板和开发板亮相。我们诚邀您共聚西子湖畔，一同探索FPGA技术在边缘计算、工业控制与AI加速等领域的最新技术突破与落地实践。
作为本次峰会的亮点之一，米尔现场还将免费赠送15套安路飞龙派开发板，助力开发者快速上手国产FPGA设计与原型验证。数量有限，先到先得，欢迎届时莅临米尔展位交流互动，共同开启FPGA创新之旅。
本站声明： 本文章由作者或相关机构授权发布，目的在于传递更多信息，并不代表本站赞同其观点，本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者，如若文章内容侵犯您的权益，请及时联系本站删除（ 邮箱：macysun@21ic.com ）。
如果你曾尝试在边缘端构建过任何类型的视觉系统，比如农业监测、库存追踪等需要本地识别物体而无需向云端发送请求的场景，你可能已经遇到过同样的难题：传统微控制器(MCU)本身没有足够的内存来运行物体检测。无论是内存不足无法缓冲...
关键字：
单板计算机
开发板
STM32N6570-DK
本项目的目标是制作一个非常简单的电压表，至少具备良好的精度，并理解模数转换器(ADC)的工作原理。该项目使用了RT-Thread公司生产的RT-Spark(Spark-1)开发板。
关键字：
模数转换器
电压表
RT-Spark
开发板
在高速通信协议（如PCIe、10G Ethernet）中，传统的串行CRC计算是吞吐量瓶颈。并行CRC32通过将串行移位寄存器算法转换为组合逻辑，实现每个时钟周期输出CRC结果，是突破Gbps级带宽的关键。本文将详解从L...
关键字：
FPGA
CRC32算法
在FPGA高速数据采集或视频处理系统中，DDR4 SDRAM是扩展存储带宽的核心。然而，直接手写DDR4控制器状态机不仅复杂且极易出错。工程实践中，利用FPGA厂商提供的IP核（如Xilinx MIG或Intel EMI...
关键字：
FPGA
DDR4控制器
关键时序参数
该项目是一个基于 RT-Spark STM32 开发板的实时、裸机硬件接口。它充当了一个交互式的控制面板，将物理世界与数字世界连接起来。通过读取来自一个 5 个方向操纵杆的输入，该系统会立即触发数字逻辑来控制外部独立的...
关键字：
液晶显示屏
FSMC
开发板
STM32
BLHeli_S — 这是较早且广泛使用的固件版本。它适用于赛灵思公司的 EFM8 8051 类型的微控制器。支持脉冲宽度调制(PWM)、单脉冲(OneShot)和双脉冲(DShot)输入协议。虽然不再进行积极开发，但仍...
关键字：
FPGA
以太网交换机
微控制器
米尔电子正式发布 MYDLMX9X 平台 V2.0.0 软件版本。本次升级以系统安全为核心，集成 EdgeLock® Secure Enclave 硬件信任根，完整实现安全启动 (AHAB) 、安全存储、安全 OTA 升...
关键字：
工业物联网
存储
开发板
这不是单纯的产品介绍，而是一次围绕工业网关核心任务展开的技术验证。测试平台选用米尔电子 MYD-YR3506 开发板，搭载 MYC-YR3506 核心板，基于瑞芯微 RK3506 处理器与 Ubuntu 22.04 环境...
关键字：
工业网关
核心板
处理器
在工业伺服与电动汽车驱动领域，三相永磁同步电机（PMSM）的高性能控制离不开磁场定向控制（FOC）。随着对转速精度与动态响应要求的提升，传统的单核MCU方案已显疲态。FPGA（现场可编程门阵列）与DSP（数字信号处理器）...
关键字：
FPGA
三相电机
在FPGA上构建RISC-V SoC时，从复位向量到串口打印“Hello World”的启动流程，是验证软核能否“自主呼吸”的关键。本文将基于常见的PicoRV32或VexRiscv软核，详解从硬件复位到软件驱动的完整链...
关键字：
RISC-V
FPGA
在软件无线电（SDR）和雷达接收机中，数字下变频（DDC）是连接高速ADC与基带处理的关键桥梁。其核心任务是将高频宽带信号搬移到基带，并降低数据率。本文将详解如何利用NCO（数控振荡器）生成正交载波，并结合CORDIC（...
关键字：
FPGA
DDC
在FPGA高速数据流设计中，AXI4-Stream（AXIS）是连接DMA、DSP和视频IP的“血管”。但很多工程师只关注TDATA和TLAST，却忽略了TKEEP信号，导致在非对齐数据传输时出现数据错位、CRC校验失败...
关键字：
FPGA
AXI4-Stream协议
在FPGA开发中，Vivado HLS（High-Level Synthesis）是将C/C++算法转化为硬件IP核的利器。然而，未经优化的C代码综合后往往性能低下。流水线（Pipelining）是打破顺序执行瓶颈、将吞...
关键字：
Vivado HLS
C++
FPGA
在异构计算与高速数据采集领域，PCIe Gen3 x4 提供了接近 4GB/s 的理论带宽，是连接 FPGA 与 CPU 的“高速公路”。对于大多数开发者而言，XDMA（DMA/Bridge Subsystem for...
关键字：
FPGA
PCIe
异构计算
在FPGA开发中，时钟域交叉（CDC）是导致亚稳态和数据错乱的“头号杀手”。当信号从clk_a跨越到异步的clk_b时，若处理不当，轻则数据跳变，重则系统死锁。本文将对比4种最核心的CDC方案，帮你从“能用”进阶到“可靠...
关键字：
FPGA
CDC
时钟域交叉
这是一个使用 RT-Spark(Spark-1)开发板的简单用户界面(UI)项目，该开发板采用的是 STM32F407ZGT6 微控制器芯片。该项目专注于读取开关输入，并通过控制 LED 和在 RT-Spark 内置的液...
关键字：
开发板
微控制器
STM32F407ZGT6
在工业伺服驱动与多轴运动控制系统中，EtherCAT凭借其纳秒级同步精度成为主流。为了兼顾协议处理效率与复杂控制算法的实时性，“FPGA（ESC）+ MCU（应用）”的双核架构已成为高性能从站设计的标准范式。本文将深入探...
关键字：
工业总线协议
EtherCAT
FPGA
在本教程中，我将展示如何创建并使用适用于 Zynq Ultrascale+ XCZU4EV 中 GTH 传输器的示例项目。
关键字：
处理器
收发器
FPGA
另一个重要的学习要点是理解 Zynq 设备的系统级行为。由于该设计依赖于处理系统来提供时钟，因此必须对处理系统进行初始化，以便可编程逻辑能够正常运行。
关键字：
LED
FPGA
AUP-ZU3
上篇我们完成了 BLC、LSC、AWB、CCM 的客观标定，建立了科学的成像基准。本篇将继续主观调试、IQ 文件配置、常见问题排查等，直至完整 ISP 调试流程落地。
关键字：
ISP
摄像头
开发板
下载文档
