HDMI技术读不到EDID：DDC上拉怎么配？

设备接上只显示默认分辨率，或系统偶尔认不出显示器，常见根因不是视频通道，而是DDC总线先读坏了。HDMI技术里，EDID读取质量直接影响后续模式选择。

DDC本质上是源端读取显示端能力信息的低速I2C通道，但它挂在高速接口旁边，边界条件并不轻松。上拉阻值太大，长线缆和转接器带来的总线电容会让上升沿变慢，主机在采样点看到的高电平不足；上拉过小，又会增加下拉电流，某些低功耗显示端或电平转换器在待机状态下拉不动。若系统里还有切换器、扩展坞或EDID仿真芯片，多个上拉并联后等效阻值会继续变化，最后表现为某些端口可读、某些端口偶发失败。

电平转换器也容易把问题藏起来。源端和显示端供电域不同，DDC常需要开漏兼容和双向转换；若转换器有方向判定、边沿加速或低压侧掉电隔离，它在热插拔瞬间可能输出异常脉冲。调试时只用万用表看静态高低电平不够，必须看SCL、SDA的边沿、应答位和重复起始条件，确认总线是在什么时候丢失ACK。若失败只发生在长线或冷启动，优先检查RC时间常数和电源域上电顺序，而不是先改驱动。

EDID读取时序决定源端是否拿到可信能力表。HDMI技术要求显示端在热插拔声明后提供能力信息，但实际产品里，显示器主控、EEPROM、EDID缓存和中继器都需要上电稳定时间。若HPD刚拉高，源端立即读取，而显示端内部还没把EDID切到正确端口，主机可能读到全零、旧缓存或不完整块。后续即便链路本身可以承载高规格视频，源端也会因为能力判断保守而退到低分辨率。

稳妥做法是把EDID和热插拔状态分开验证。先确认5V待机供电足以维持EDID路径，再对HPD上升沿到首次DDC访问之间的时间做边界测试；如果设备有多个输入或中继路径，还应验证端口切换后EDID是否真正刷新。对软件而言，读到校验错误或关键块缺失时不应直接固化默认模式，而应延迟重读并记录失败原因。对硬件而言，DDC走线要避开高dv/dt区域，并保持开漏总线的泄漏电流可控。

EDID内容本身也需要一致性检查。基础块、扩展块、音频能力、HDR信息和高带宽模式声明如果互相矛盾，源端可能选择一个显示端无法稳定接收的格式。中继设备缓存EDID时，还要在下游变化后更新校验和和能力映射，不能只复制旧块。调试时保存每次读取的原始数据，比只看操作系统显示的分辨率列表更可靠。

总线恢复机制也不可省。某些显示端复位时会把SDA长时间拉低，源端如果没有总线清除脉冲和超时退出，后续访问会一直卡在忙状态。对多输入设备，切换端口前还应释放旧路径的开漏线，避免未选设备通过保护结构继续影响当前DDC电平。

因此，识别失败往往不是显示协议复杂，而是能力表没有被可靠读出。上拉、时序和电源域同时闭合，HDMI技术才会从正确的显示模式开始协商。