欧洲力推Chiplet芯粒开放架构与UCIe异构集成以加速其汽车产业生态智能化进程

欧洲拥有全球领先的汽车产业集群和成熟的汽车芯片产业，但是当汽车业从设计生产高性能汽车转向开发智能化汽车时，欧洲的汽车产业链开始感受到了巨大的压力。在车用芯片领域，虽然欧洲依然在车用模拟芯片(IC)、微控制器(MCU)、车规级安全芯片、MEMS传感器和宽禁带半导体器件和模组等领域保持领先，但欧洲在汽车智能化芯片方面的竞争力还需快速提高。

在美国，英伟达、高通和德州仪器等公司在高算力智驾、智能座舱SoC和ADAS芯片领域持续拉高门槛;日本有瑞萨这样的半导体巨头牢牢卡住车规ADAS芯片和控制器的基本盘;中国独立智驾芯片设计公司和车企则在自研智驾芯片上不断加码，而且各个车企都在加速推动智驾平民化。而整车工业体量全球领先的欧洲，核心车用算力芯片却高度依赖外部供应。

汽车智能化势不可挡，因此与智能驾驶和智能座舱相关的芯片在决定未来汽车电子电气架构(EEA，Electrical/Electronic Architecture)方面起着至关重要的作用。在各国各地都在推动半导体产业战略自主的今天，欧洲汽车芯片项目CHASSIS应运而生，它是一项由欧盟Chips联合委员会(Chips JU，Chips Joint Undertaking)资助的三年期研究计划，核心重点是推动‌软件定义汽车，以及‌构建安全、可扩展和开放的芯粒(Chiplet)生态系统‌。

CHASSIS是一个什么项目?

CHASSIS(Chiplet-based Hardware Architectures for Software-Defined Vehicles)是一项为期三年的欧洲联合研究计划，由博世(Bosch)牵头协调，共有18家欧洲厂商和机构共同参与，覆盖整车厂(OEM)、一级供应商(Tier-1)、半导体公司、EDA工具商、硅知识产权(IP)提供商、软件企业与研究机构。项目资金来自欧盟Chips JU，并由法、德、荷、比等参与国提供配套资金支持。

参与方包括宝马(BMW)、雷诺(Renault)/安培(Ampere)、斯特兰蒂斯(Stellantis)三家欧洲头部整车企业，一级供应商法雷奥(Valeo)，芯片企业包括英飞凌(Infineon)、恩智浦(NXP)、Tenstorrent、Axelera AI，EDA工具和IP包括西门子EDA(Siemens EDA)和Imagination Technologies，研究机构则包括欧洲微电子中心(IMEC)、德国科学院(Fraunhofer)和CEA等。

项目于2025年底正式启动，核心交付物之一便是采用5nm工艺制造的汽车基础芯粒(Automotive Base Die，ABD)，也就是通过芯粒(Chiplet)这种新的开放架构，打造出一颗符合通用芯粒高速互连(UCIe)标准、覆盖智能汽车核心功能的“基础芯粒”，并能灵活地面向不同车型和应用，与其他来自不同供应商的芯粒进行合封，从而可以让不同的整车厂和Tier-1厂商根据自己需求打造所需的智能车用芯片。

该ABD基础芯粒异构集成了获得功能安全认证的图形处理器(GPU)、视频处理流水线与互连基础设施，目的是支持车载摄像头系统(ADAS、环视、信息娱乐)和多路高分辨率视频流，以及智能座舱越来越多的显示屏幕和算力需求，确保图形处理符合汽车级安全标准，并满足内存带宽优化和低延迟要求。该ABD基础芯粒还作为中央通信枢纽，通过UCIe互连标准将来自不同供应商的CPU、AI加速器、安全岛、域控制器逻辑芯粒连接在一起，使用户能够采用先进封装技术将其他支持UCIe连接的芯粒快速集成。

功能安全GPU是ABD的核心组件之一

2026年6月，领先的GPU IP厂商Imagination宣布其DXS GPU IP被选中集成进入CHASSIS项目的ABD基础芯粒，成为该主芯粒的功能安全GPU单元。

DXS GPU IP于2024年9月推出，当年底获得SGS-TÜV Saar颁发的ISO 26262 ASIL-B认证。该IP提供单核至四核灵活配置，1GHz主频下像素填充率覆盖8~196 GPixel/s，算力从1 TOPS扩展至24 TOPS，可灵活匹配不同车型需求。相比上一代汽车GPU，DXS峰值性能提升50%。

但图形提升只是一部分，计算能力的跃升更为突出：DXS较上一代BXS面积增大50%，叠加FP16双速率计算带来的2倍提升，再配合计算SDK优化的3~4倍加速，在计算机视觉、驾驶员监测、雷达数据预处理等场景下，性能可达前代10倍。

参数之外，DXS真正拉开差距的创新有四点：

第一，分布式安全机制(DSM)。其专利Safety Pairs技术不同于传统“双核锁步”(面积翻倍)或“工作负载重复执行”(性能折半)，而是利用GPU的大规模并行性与线程冗余，将线程成对组合，在空闲周期注入安全测试，在ISO 26262规定时限内完成故障检测。DSM在达成ASIL-B的同时，面积开销与性能损耗均显著降低。这正是DXS入选ABD基础芯粒的关键原因——该芯粒在5nm工艺上面临极为紧张的面积与功耗预算，若GPU为功能安全牺牲一半性能或翻倍面积，系统可行性将大打折扣。

第二，原生支持Chiplet架构。DXS多核架构支持两核、三核与四核配置，内核间通过总线互联并支持硬件隔离，无需额外桥接逻辑或封装改造，即可作为高性能GPU单元集成进入ABD基础芯粒。

第三，硬件虚拟化赋能软件定义汽车。HyperLane技术让单颗DXS同时运行最多八个操作系统实例，通过完整内存隔离实现多任务安全拆分。在一颗支持Chiplet的软件定义汽车智能芯片中，同一颗DXS既可支持QNX上运行ASIL-B仪表盘渲染，又可承载Linux上的3D导航界面，还能抽调部分计算单元用于ADAS视觉预处理——三套任务功能安全等级、操作系统、实时性要求各异，HyperLane硬件隔离即可轻松应对。

第四，开放的软件栈。DXS支持OpenGL ES、Vulkan、OpenCL等API，计算方面采用将优化后端延伸至上游主流框架的策略，使开发者通过ONNX、PyTorch、llama.cpp等常用框架即可直接获得加速，提升GPU利用率。Imagination的路线清晰：标准化API、开放生态、不做绑定。

由此可见，在ABD基础芯粒架构中，GPU绝非“锦上添花”的选配。软件定义汽车的人机交互入口——仪表盘、中控屏、HUD到后排娱乐系统——全是图形密集型场景。随着Unity/Unreal引擎进入车载领域，3D车控、实时导航渲染、游戏级座舱体验正成为差异化卖点，这些仅靠CPU难以高效支撑，必须搭配具备功能安全等级的GPU。

重构欧洲战略产业优势

如果单从Imagination被选中进入ABD基础芯粒这一新闻来看，这只不过是CHASSIS项目向前推进的又一个里程碑。但6月3日，欧盟委员会正式提出《芯片法案2.0》立法提案，首次明确将汽车SoC纳入战略级扶持方向，且该法案明确指向以Chiplet替代单片集成，从而走出与美国、日本和中国芯片企业多数选择的大型平面智能SoC不同的道路。

CHASSIS项目与芯片法案2.0的叠加，就是欧洲的回应：欧洲不仅需要加速其半导体产业从传统优势领域迈向智能时代，同时也要支持其有着一百多年造车历史的汽车业抓住智能化的发展机遇。于是，CHASSIS使欧洲的汽车业成为软件定义汽车这波浪潮中的创新主体群落之一，体量足够大的汽车智能化芯片需求成为欧洲芯片行业新产品的应用场景。

在技术路径上，Chiplet架构、基于UCIe的异构集成和先进封装技术成为欧洲下一步推动芯片产业发展的方向，这不仅可以帮助本土厂商在竞争中对抗其他区域领先厂商推出的大型先进工艺SoC，而且还可以让欧洲已有的半导体产业和汽车电子行业发挥自己的优势，并给这些领域内的厂商提供更多样化的创新空间和合作机会。

(图片来源：Imagination)

在市场及应用方面，CHASSIS项目通过软件定义汽车与Chiplet架构等新型模式，改变了传统产业协同方式，从而更充分地发挥各参与主体的竞争优势。例如，随着ABD基础芯粒在未来完成流片、互操作验证及功能安全验证，一旦该基础芯粒与其他供应商的芯粒实现互联互通并完成先进封装集成，将拓宽DXS GPU IP在车载领域的落地场景与授权范围，从而被更多车用芯片所采用，推动其进入加速发展的轨道。