光纤阵列怎么接上光子芯片:把六个自由度的对准机构塞进探针卡
编译自 MDPI Chips 2026, 5(3), 21 · 开放获取 CC BY 4.0
共封装光学把光输入输出搬到了计算芯片旁边,光信号的进出点从面板边沿挪到了封装内部。这个搬迁对制造环节提出的要求,远比它对系统架构图看起来的影响要深:当光接口贴着计算芯粒,原本在封装完成之后才需要关心的光耦合问题,就被提前到了晶圆阶段,而且必须在一个本来只为电气筛选设计的探针台上完成。
一篇发表在《Chips》上的论文给出的方案,是把整组光纤对准机构连同传感器一起装进探针卡。它的目标不是把某个指标推到极限,而是让亚微米级的光学对准能在标准的晶圆测试流程里重复发生。
光耦合的容差只有亚微米
光耦合效率对失准极其敏感。哪怕只是亚微米量级的横向、垂直或角度偏差,耦合效率也会急剧下降。横向偏移会减小光纤模式与波导模式之间的重叠,垂直偏移会让光斑焦点偏离设计位置,角度误差更严重,在使用高密度端面耦合器时,一个转角偏差就足以让光信号完全丢失。这就解释了为什么这套接口必须以纳米级精度建立并维持,同时还要能兼容高量产的探针基础设施。
晶圆级光学测试的定位也因此变了。它不再只是一道筛选工序,而是决定光子封装能否在昂贵的组装与光学贴装之前,被可靠地判定为已知良好芯片的制造使能环节。换句话说,测不准就不能投产。
图1 CPO 晶圆级光子测试探卡的三个子系统(依据原文第 3、5 节绘制)
三类现有架构各有代价
论文把现有的晶圆级光子测试方案归为三类。第一类是专用光子测试台,用独立的外部精密运动系统配合视觉辅助来定位光纤。它对付难以耦合的端面耦合器很有效,但很难集成进标准晶圆测试的高吞吐流程,机械复杂度、占地面积和测试周期都会增加,更麻烦的是长机电链上每一级关节的柔顺性、背隙与热漂移会层层累积。
第二类是在常规探针台上做改造,把光纤阵列从切口或外围引入,集成的代价只是被转移了一部分。第三类开始把光学硬件直接嵌进探针卡,有时配合扩束结构放宽对准要求,代价是牺牲插入损耗与光预算。
论文讨论的平台属于第三类里更进一步的形态。光纤阵列安装在探针头内部,与电气探针处于同一层,整体装在挠性机构中,最初由三个平面压电致动器驱动,构成 XY 方向的三自由度架构。演进版本增加了垂直方向的致动器,实现真正的六自由度操控,可以独立控制 X、Y、Z 三个方向的平移以及 RX、RY、RZ 三个转角,精度达到纳米量级。压电驱动电路被直接布置在印刷电路板上,让探针卡对测试机与探针台都不敏感,这在实际产线上意味着集成难度的显著下降。
对准的闭环由两路反馈合成。测试机走电气测试程序时信号经由探针传递;等效的光学测试程序则通过光调制器与光电转换器形成闭环,配合压电电源与升压级驱动致动器。对准算法利用集成传感器和光功率计推算出的实时位置反馈,迭代调谐光纤阵列的姿态。
七种对准算法的时间账
论文在一组 8 种实验耦合场景与 9 个系统性空间偏移组合、共 72 个测试场景上,比较了七种对准算法,时间以某一种局部贝叶斯优化方案在特定配置下的耗时作为 100 个任意单位来归一化。
两种参考方案最慢也最可靠。粗搜索要花 30.64 个单位,粗加细两段搜索要 18.10 个单位,两者的可靠性都是 100%,因为它们本质上是在穷举。交叉法与局部贝叶斯优化分别用 2.44 和 1.54 个单位,可靠性 94.4%。全局贝叶斯优化用 2.24 个单位,可靠性 90.3%,平均需要 24.7 次测量。变步长梯度法最快,只要 1.18 个单位,可靠性同样是 90.3%。
综合表现最好的是固定梯度上升法:耗时 1.44 个单位,可靠性 95.8%,最终耦合效率达到全局最大值的 99.4%,是全部非穷举方案里最高的。论文因此把它列为推荐的对准例程。这组数据的价值在于它给出了一条清晰的时间与可靠性换挡曲线,产线上可以根据节拍要求选点,而不是只能接受穷举带来的周期代价。
图2 七种对准算法的归一化时间与可靠性(依据原文表 2 绘制)
让探卡自己报告状态
这套平台被称为智能的、带传感器的探针卡,传感器层是它的另一半。低频位移传感器以约 1 kHz 的采样率跟踪接触次数与磨损,捕捉动态事件;高频位移传感器覆盖 400 至 4000 Hz 频带内的声发射,用来评估裂纹与螺丝松动;非接触式相对位移传感器量化光纤阵列与晶圆之间的间隙以及实际过行程与设定过行程的差异;温度传感器监测晶圆与探卡区域的热失配,因为热失配会驱动光纤阵列安装座产生差分膨胀;振动传感器承担双重角色,既识别测试单元的扰动,也用于探卡自身的生命周期监测。
传感器数据的处理借用了三个已有成果。自注意力插补方法把损坏的数据流补全,相比传统统计方法把平均绝对误差改善 66%,训练速度比长短期记忆网络快 20 倍以上;基于 Transformer 的健康分类器在频响数据上区分正常、螺丝松动与裂纹三种状态,准确率 99.83%,裂纹召回率 99.73%;数字孪生辅助的传感器布局优化用来在减少数量的同时保住监测质量。
论文对这套系统的价值判断落在良率保护上。机械不稳定造成的误判,也就是把好芯片判死或把坏芯片放过,都可以通过状态标记来收敛:振动事件被标记之后,只需要重测受影响的裸片。长期聚合的接触次数、频响基线与热循环历史,则让维护从固定周期转向按状态触发。
需要说明的是,论文把六自由度操控、纳米级定位目标和量产级多工位光测试列为平台目标,而不是已经完整记录的结果。表 2 中的对准性能来自隔离了传感器层的算法基准研究,并非完全集成后的整机绝对性能。作者另列出四个阶段的验证计划,覆盖六个自由度的静动态表征、光耦合鲁棒性量化、扰动注入验证与商用传感器规格确认。在这个领域,把尚未验证的部分讲清楚,本身就是方案可信度的一部分。
|
内容来源:MDPI Chips 2026, 5(3), 21 原文标题:A Smart, Sensor-Augmented Probe Card for Wafer-Level Photonic Testing of Co-Packaged Optics Devices 作者:Mehdi Bejani, Davide Appello, Marco Mauri, Stefano Mariani 原文链接:https://doi.org/10.3390/chips5030021 许可协议:CC BY 4.0(https://creativecommons.org/licenses/by/4.0/) 配图说明:图1、图2 为本文依据原文献数据自行绘制。 改动声明:本文在其基础上进行了中文编译与删节,未改变技术结论与原始数据。 |





