通信模块低噪声LDO电源电路设计与电源引入的相位噪声压制

通信模块中，锁相环(PLL)和压控振荡器(VCO)对电源噪声的敏感度远超一般数字电路。电源引入的低频噪声会直接调制VCO的振荡频率，在输出频谱上表现为相位噪声的恶化，尤其影响近端相噪指标。低噪声LDO的设计目标，不是简单地“把电压稳到3.3V”，而是将电源噪声对VCO相噪的贡献压制到VCO本征相噪之下。

噪声来源：LDO内部噪声与外部噪声的区分

LDO的噪声分为内部噪声和外部噪声两类，两者的抑制手段完全不同。内部噪声来自带隙基准源、误差放大器和调整管，其中**带隙基准源是最大的内部噪声源**。TI的应用分析给出了量化关系：LDO输出噪声 \( V_{N(OUT)} = V_{N(Other)} + (1+R_1/R_2) \times V_{N(REF)} \)，反馈电阻的分压比直接放大了基准源的噪声。这意味着，输出电压越高的LDO，其基准噪声被放大的倍数越大。

外部噪声来自LDO的输入电源。**PSRR表征的是LDO抑制外部输入噪声的能力，但PSRR高并不代表内部噪声小**。选型时必须同时核对两个参数：PSRR(外部噪声抑制)和总输出噪声(μV_RMS，内部噪声表征)。ADP150的9μV_RMS噪声和70dB@10kHz的PSRR，正是这两个维度同时达标的典型产品。

电路设计：前馈电容与NR引脚的双重降噪

降低LDO输出噪声最直接的手段是在反馈电阻R1上并联前馈电容CFF。CFF在低频段引入一个零点，使误差放大器的增益在较高频率处滚降，从而抑制带隙基准源的高频噪声分量。TI的实测数据显示，CFF越大，噪声从低频开始就被越早抑制。

另一个关键引脚是NR(噪声抑制)。高性能LDO通常提供NR引脚，外接电容CNR到地，与内部电阻构成低通滤波器，直接滤除基准源的宽带噪声。TI的TPS7A8101在输出端增加0.47μF前馈电容后，为TRF3765频综供电时的RMS抖动从0.62ps降至0.49ps，改善幅度约21%。这一数据说明，外围电路的设计质量直接决定了LDO的实际降噪效果，数据手册的标称值只是起点。

ADI的ADP150在更严苛的对比中展示了低噪声LDO的价值。为ADF4350 PLL/VCO供电时，ADP150(9μV_RMS)相比ADP3334(27μV_RMS)将VCO相噪优化了约10dB，在1kHz偏移处达到-135dBc/Hz。

相位噪声的量化估算与LDO选型判据

电源噪声对VCO相噪的贡献可以通过公式估算：\( L(LDO) = 20\log(P \times S_{fm} / f_m) \)，其中P为VCO的推频系数(Hz/V)，S_fm为LDO在偏移频率f_m处的噪声频谱密度(V/√Hz)。这一公式的工程含义是明确的：**LDO选型的核心判据不是输出电压精度，而是其在目标偏移频率处的噪声频谱密度**。

以ADF4350在4.4GHz输出为例，其推频系数高达5.99 MHz/V。若LDO在100kHz偏移处的噪声密度为100 nV/√Hz，代入公式计算，LDO贡献的相噪约为-109.5 dBc/Hz。如果VCO本征相噪在该偏移处为-115 dBc/Hz，LDO的贡献将显著恶化总相噪。这解释了为什么在推频系数高的VCO应用中，必须选择噪声密度极低的LDO(如LT3045的0.8μV_RMS，或ADM7155的1.6μV_RMS)。

结语

通信模块低噪声LDO的设计，核心认知是区分“PSRR”与“输出噪声”两个独立指标：前者管外部输入纹波，后者管LDO自身产生的噪声。电路设计上，NR引脚的外接电容和前馈电容CFF是抑制内部基准噪声的两项关键措施，TPS7A8101增加0.47μF CFF后RMS抖动从0.62ps降至0.49ps的实测数据，验证了外围电路优化对相噪的直接改善。选型的量化判据应回归VCO推频系数与LDO噪声频谱密度的乘积关系——当推频系数达到MHz/V量级时，LDO的噪声密度必须以nV/√Hz为单位进行核对，而非仅凭“低噪声”的标签做决策。