设计时钟芯片有何要点?如何解决时钟芯片数据丢失问题?

对于芯片，其实大部分人都或多或少有所了解，比如手机芯片以及常听说的高通芯片等。为增进大家对芯片的认识，本文将对芯片设计过程中的一些要点以及处理时钟芯片数据丢失的问题予以介绍。如果你对芯片具有兴趣，不妨继续往下阅读哦。

一、时钟芯片设计要点

1.晶振起振时间

晶振的起振时间在很大程度上依赖于晶振的特性和电路布局。高的串行等效电阻(ESR)和过大的电容负载是延长启动时间的主要因素。用含有推荐的特性的晶振和依照推荐的电路布局的电路通常能在一秒内启动晶振。

2.电池连接

大多数FS的RTCs都包括一个电池输入引脚。电池是用来保持当主电源断开后时钟能够正常走动。对于大多数设计来说，所用的电池都是钮扣锂电池。

有的RTCs用电源电压作为参考来决定什么时候VCC是有效电平。当VCC低于最小值时，器件进入写保护，禁止外部访问器件。当器件工作在VCC条件下时，VBAT输入将处于高阻状态。如果电池没有连接到VBAT上，或是连接到串行二极管，VBAT的输入处于高电平漂浮状态，引起RTC进入写保护。在FS的大多数时钟内部都提供反充电写保护，以消除外部二极管。

3.读/写时间和日期

由于在读或写的过程中可以进行内部寄存器更新而没数据的破坏，大多数FS 的时钟都提供能确保访问时间和日期的方法。

辅助缓冲寄存器(二级缓存)也用在串行时钟上。当访问(读)RTC时，当前时间和日期传送到辅助寄存器。一个脉冲读信号将从辅助寄存器中读数据，在内部寄存器连续更新时辅助寄存器的内容将保持不变。 下一次访问(当芯片有效，复位或开始)将又一次传送数据。当寄存器被写时类似的过程发生，除非数据在访问之前没有被内部寄存器刷新。

在时间保持非易失性(NV)RAM时钟上，用TE位或R和W位封存用户寄存器。

有多总线时钟里。有几种方法能确保时间和日期寄存器在访问间不变。以下方法即是：

4.设置位

B寄存器的SET位设为1时，用户双缓存时间和日期寄存器被锁存了。内部寄存器仍然正常的不断更新。

进程中的更新标志位(UIP)每秒将产生一个脉冲。当UIP位变为高电平后，更新将在244uS后发生。如果UIP位读出的为低电平，为避免更新时的错误用户至少有244uS的时间可以读寄存器的数据。

如果使能，那么在每一次更新周期之后产生一次中断，该周期表明999ms能读有效时间和日期信息。

5.默认的寄存器值

如果数据手册中没有特殊说明，初始上电寄存器值不确定。也就是说，它们和DROM或SRAM是一样：初始上电后，用于实际的数据是随机的。

二、设计时，如何解决数据丢失/数据破坏问题

有两种情况可以引起数据丢失：无意中的写时钟或反相小故障脉冲电压用到IC上。因为CH或/EOSC位(带晶振控制位的时钟上)处于默认的停止状态， 反相电压输入到IC所造成的数据丢失有时能辨认。另外，大多数而不是所有的寄存器中的数据会破坏。无意中的写一般发生在电源周期时，但是通常只影响一个寄存器，而不影响串行时钟。

在上电和/或掉电时许多现代的开关电源将在VCC上产生一个-5V或-6V或甚至更大的毛刺。通过输入保护二极管，这个负电压耦合到内部时钟电源。如果电源能够提供比电池大的电流，那么数据将丢失。在某种情况下，用一个肖特基二极管可以钳位这个负毛刺电压。另外一个时钟上的负电压源来自RS232连接器。如果带时钟芯片的PCB板掉电，上电的PC或其他器件通过RS232连接器连接到那块板上，RS232收发器芯片可能将负电压传到不上电的PCB板上的其他芯片。

无意中的写也可能造成数据破坏。在写保护为有效前，在上电或掉电期间处理器能写入错误的数据。在上电和掉电时，接口电路可能迫使输入引脚进入写状态。在多总线时钟的情况下，地址信号锁存在ALE的下降沿。如果/WE和/CS在器件处于写保护之前变为低电压，那么在最后寄存器中最后访问的数据会破坏。VCC的上升时间和下降时间应核对无误以用于数据手册的需要。

不正确的中断程序处理造成间断的数据问题。在某些情况下，时间和数据信息复制到RAM中去了，并且复制不是同步的。最后，在电路仿真(IEC)硬件配置不当，可以造成奇怪的行为。

以上便是此次小编带来的“芯片”相关内容，通过本文，希望大家对时钟芯片具备一定的了解。如果你喜欢本文，不妨持续关注我们网站哦，小编将于后期带来更多精彩内容。最后，十分感谢大家的阅读，have a nice day!