负载开关：在我们需要的地方提供高效电源第1部分

乍看上去负载开关有多种形式，包括可以用电路的板载逻辑驱动的分立 MOSFET;栅极驱动 IC 与分立 FET 相结合;以及集成控制器、栅极驱动和功率 MOS 器件。

PMOS 器件的高边开关比 NMOS 器件更容易，尽管对于给定的器件尺寸和工艺技术，NMOS 在沟道电阻方面具有优势。

集成负载开关提供许多辅助功能，例如电流限制器、欠压锁定和热保护。

功率转换器很久以前就获得了超过 90% 的效率，因此它们的性能只剩下增量改进，至少在 η 轴上是这样。事实上，至少有一家分立功率半导体制造商吹捧了一种新产品，该产品能够提供近 1% 的更高转换器效率。当我们在这样的公告后试图让我们的心跳平静下来时，请记住我们的转换器仅在满载电流下实现其规定的效率 - 这种情况与平均 工作条件几乎没有相似之处。

监管机构同样受到限制。例如，低压差稳压器可以达到多低有助于确定在哪里设置电池供电设备中的充电寿命终止点或公用事业供电系统中的低压线路限制——这两者都是重要的设计因素。但与低调节器开销一样有益，它们并不能减轻我们在平均电源电压下计算的额外功耗 ——在高压线条件下更是如此。

从这个角度来看，最小化系统功耗不仅仅意味着降低电压降。这也意味着最小化电流。然而，对于一组给定的特性、制造技术和性能标准，我们可能会发现降低功能工作电流的能力也会迅速增加。因此，更准确地说，最小化系统功耗意味着最小化浪费 的电流。最近的封装和设备设计趋势鼓励设计人员越来越多地将负载开关转向仅在需要时为功能提供电源，而不是为每个功能都专门配备一个稳压器。

削尖你的镊子

三个趋势标志着用于负载开关的分立功率 FET 的最新发展： 更多器件采用小塑料和 CSP(芯片级封装)外形尺寸。更多的组装商通过他们的取放、回流和检查过程获得了合格的 CSP BGA(球栅阵列)。PMOS 沟道电阻已在适当程度上接近 NMOS 的电阻，以实现高效的高端开关。在我们可以提供自己的控制信号的情况下，这些趋势的结合导致了最紧凑的负载开关。

积极开发分立功率 MOSFET 器件和封装技术的公司包括 International Rectifier 和 Fairchild Semiconductor。International Rectifier 的 20V、5.1A IRF6100 PMOS 器件在 –4.5VV GS 时的通道电阻为 65 mΩ，在 –2.5VV GS时上升至 95 mΩ 。在边长仅超过 1.5 mm 的四球 CSP 中，35 美分 (1000) IRF6100 在 70°C 时提供 3.5A 的最大连续漏极电流)。

Fairchild Semiconductor 售价 1.02 美元 (1000) 的 FDZ204P 远非 2×2 mm 厚实，在 –4.5 和 –2.5VV GS下将 20V、4.5A PMOS 的沟道电阻分别降至 45 和 75 mΩ。在针对测试条件的差异调整了数据表中规定的最大值后，其 13nC 栅极电荷比 IRF6100 低约 20%。Fairchild 将 FDZ204P 封装在 12 球 BGA 中。

即使导通电阻为毫欧，这些小型 CSP 也需要在我们的热设计中加以考虑——考虑到热阻 R θJB (结到球)和 R θJC (结到外壳)，这是一个令人惊讶的事实。例如，Fairchild 指定其 FDZ204P 具有典型的 11°C/WR θJB 和 1°C/WR θJC。但是结到环境的额定值 R θJA是最终决定结温升的数字，基于 1 英寸固定在 67°C/W。FR-4 印刷电路板上的 2 个2 盎司铜安装垫，侧面尺寸为 1.5 英寸。

我们可以从这些热规范中得出三个推论。首先，PC 板的特性以及部件与电路板之间的热界面限制了热设计，而不是 CSP 的内部热特性。我们的 pc 布局设计需要同时解决热和电气要求。其次，大电流的热效应——即使是通过小的通道电阻——会远远超出 CSP 的周边。在密集设计中，一定数量的铜工艺可以帮助减轻与附近组件的热传递。然而，即使是巧妙的布局也可能会使附近的组件留下局部热源。最后，对于给定的器件，如果我们的应用需要大量静态漏极电流，那么确保固态栅极驱动器是最简单的散热方法。

不用说，布局问题不仅限于 CSP 设计。SMT 零件还依赖于它们的引线和印刷电路板将热量从它们的芯片中传导出去。大多数设备使用冗余触点来降低热阻和电阻，并且它们的性能规格取决于那些共享大型不间断铜平面的触点。但是请记住，在我们的这部分布局中缺少必要的散热功能会使电路板的返工更加困难，因此在我们的设计审查期间将甜甜圈放在制造经理面前。