为什么缩放模拟以进行电源完整性分析至关重要第二部分

大型模拟设计的电源完整性分析

这一切对片上系统 (SoC) 和电子设计自动化 (EDA) 行业意味着什么?这些传感器系统的规模和复杂性推动了您一直听到的趋势——处理能力、带宽和网络。同时，这种尺寸和复杂性导致传统模拟设计和验证流程的中断。传统的模拟 EDA 工具根本不像数字工具那样可扩展。传感器可以变大。更重要的是，今天设计的模拟系统结合了几十个模块。典型的模拟设计和验证流程对于这些模块可能工作得很好，但系统呢?它可以运行到数千万个晶体管?数字在很久以前就面临并克服了扩展障碍，但直到现在，模拟已经能够管理可扩展性问题，而不是解决它。为什么有区别?

层次结构是在电路设计中发现和解决问题的标准方法。虽然模拟电路确实是分层的，但它们并没有在整个流程中使用为数字流程开发的相同类型的抽象。在连续波形世界中，抽象电路要困难得多，因为您不能像在数字电路中那样将所有内容都减少为零和一、转换速率和简化模型。在模拟电路分析中，SPICE 为王。当您的模拟电路变得太大而无法及时进行 SPICE 仿真时，您开始不得不应用不太准确的工具或您自己的工程判断来仿真选定的子电路。

大型晶体管级电路的电源完整性本身就是这些解决方法之一。对于电源完整性分析，您必须确定您的电路(在硅中实现)是否会在您考虑到由从系统级向下通过电网传输到各个晶体管的电流所产生的所有那些讨厌的电压降之后，是否会按预期运行。对于非常小的电路，只需提取完整的已实现电路布局的寄生参数并进行布局后仿真即可。没问题。

但是，随着您的电路变大，这些寄生效应的总和会导致您的 SPICE 仿真陷入困境。过去 20 年的 EDA 电源完整性解决方案一直是仅使用信号寄生参数运行布局后 SPICE 仿真，然后获取这些波形并将它们传递给包括电网寄生参数的二次仿真。这种方法之所以有效，是因为非线性 SPICE 仿真在没有电网寄生效应的情况下具有降阶，并且二次仿真非常大，但是是线性的。然而，仍然存在一个电路尺寸，即使是仅信号 SPICE 仿真也太多了。现代模拟和传感器设计很久以前就超过了这个限制。

当然，今天人们正在设计和生产这些设计，所以他们必须有一种方法来获得他们需要的答案。确实，它们是，但要付出代价。该成本包括工程时间和过度设计。当规模成为问题时，总有办法找到近似解决方案。只需花费大量的工程精力和时间来创建降阶分析，或移除部分电路，或对电路的“敏感部分”进行详细模拟。或者，也许只是简单地加大走线的尺寸以最大限度地减少电压降，这会带来其他成本，例如面积和电容。这就是设计公司今天所处的情况——他们需要在产品中使用这些传感器系统，但缺乏好的工具会浪费他们的时间和金钱，并给他们的产品带来额外的风险。

公司如何让他们的模拟设计及时流片，同时仍然确保电源完整性和运行可靠性?需要一种 EDA 解决方案，为设计团队提供快速、可扩展和准确的模拟布局分析，从最小的模块到最大的模拟电路，甚至是全芯片设计。通过为模拟设计团队提供与其数字同行相同水平的可扩展性和性能，公司可以确保他们的模拟设计满足与电源相关的设计目标和性能标准，以及他们的流片时间表。

完整的 EM/IR 分析

在 Siemens EDA，我们开发了一个新的工具套件，它将首次为模拟设计人员提供完整的电迁移 (EM) 和电压降 (IR) 分析可扩展性。我们的mPower工具对最大、最复杂的块和芯片执行基于仿真的 EM/IR 分析，以实现对 5G 传感器、人工智能、多核、小芯片、机器学习和其他大型复杂 SoC 系统的快速、准确的电源完整性分析。这种可扩展的功能为设计人员提供了所需的详细分析，让设计人员能够自信地签署制造设计，同时通过块级 SPICE 仿真提供全芯片和阵列分析，从而实现更快的整体周转时间。通过使用布局前 SPICE 仿真，它还可以在设计周期的早期实现更快的迭代。

为了成功满足对包含传感器系统的产品不断增长的需求，模拟设计公司必须确保他们的 SoC 能够提供消费者期望和要求的电源完整性和运行可靠性。为了保持和扩大市场份额，他们还必须能够按时交付他们的 SoC。随着用于模拟设计的自动电源完整性分析工具的出现，这些目标现在更加现实和可实现。