使用低压晶体管的高压电流感应

用于监控负轨的电路，此电路和所有使用此拓扑的电路的灵感来自电流镜拓扑和概念，即 Rsense 中的变化电流以及 Rsense 两端的电压会改变 Re2 中的电流，因此 Rc1 两端的电压呈线性变化时尚。

图 1用于监控负轨的电路

图 1 的电路归功于 Re1 和 Re2。使 Ireffairly 小而 Re2 和 Re1 非常大且值相等，相对于 Rsense 两端的电压，发射器处的电压会增加。当负载在空载和满载之间变化时，这又会减小输出设备的 Vce 变化。

因此，可以通过明智地选择 Iref、Re1、Re2、Rc2 和 Rc1 来防止 Q2 被驱动到饱和状态，并且不超过晶体管的最大工作电压。请记住，hoe=I(集电极)/V A(早期电压)意味着减少 Ical 的变化会减少 β 的变化，从而提高线性度。Rc 是 Rc1 和 Rc2 之和，因此 Rc1/Rc 比率决定了空载时 Vout-处的偏移。满载时 Rsense 两端产生的电压决定了 Re2 和 Rc1 中电流的变化，因此决定了 Vout− 处的满量程输出。一旦确定了 Iref 的值，计算 Rc 和 Rd 两端的所需空载电压就很简单了。使用发射极电阻器可以显着降低 Vce 变化对 Q2 β 的影响，并且对仿真数据的检查表明，β 的变化对负载电流和输出电压之间的相关性影响相对较小。鉴于所获得的结果，可能不需要使用类似于威尔逊电流镜的配置。

图 2 和图 3显示了用于生成 Iref 的恒流源的替代解决方案。如果 Vss 稳定且无纹波，则可以省略恒流发生器，并且可以选择 Rd 的值来提供 Iref。

图 2恒流源产生 Iref 的另一种解决方案。

图 3设置了 FET 偏置，以便在启动时 Iref 不会导致 Vce 或 Vds 超过最大值。

图 4将Vout− 反相，消除偏移，将输出缩放到所需范围，并且可以过滤输出以处理电源纹波或负载尖峰。如果使用带有 ADC 的微控制器，该电路可以简化为仅反转 Vout-。

图 4反相 Vout− 消除了偏移，将输出缩放到所需范围，并且可以过滤输出以处理电源纹波或负载尖峰。

如果 V Re1在满负载时至少比 V Rsense大 10 倍，则 Q2 不会饱和并且

V Rsense = (Iload + Iref) x Rsense 1

V Re1 = 10(V Rsense(满载) ) 2

Iref =I Re1，并且在无负载时，即 Iload = 0，因此：

Re1 = V Re1 / Iref = Re2 3

Vccs 是恒流源两端的电压，I Re1 = Iref 非常接近，Vbe 可以取 0.6 到 0.65V：

Rd = (Vss – (Vccs + Vbe (Q1) + V Re1 )) / Iref 4

Vce 是 Q2 上所需的最大电压，并且在空载时。I Re2 约等于 Iref，因此：

Rc = (Vss – Vce) / I (Re2) ≈ (Vss – Vce) / Iref 5

空载时 Vout− 处所需的失调电压决定了 Rc1 的值：

Rc1 ≈ (Rc x Vout− (offset) )/ V Rc 6

可以估算满负载时的 I Re2 ，因为 I (Rsense) = Iref / 10：

I Re2(满载) ≈ 1.1 x I ref 7

在最大负载电流下，Vout− 的满量程值大约为：

Vout− (满量程) – Vout− (偏移) ≈ Rc1 x I Rsense(满载) 8

LTspice 用于生成以下曲线，以显示电路的线性度、滤波效果以及电路运行期间的 Vce 和 Vds。负载电流从 0 安增加到 1 安，输出电压叠加在负载电流上。结果与实际电路性能相似。由于负载电流的短时间尖峰，滤波可防止跳闸。隔离可能不是必需的，但在设计高压电路时应始终考虑。

图 5图 4 中 C1 处没有 25nF 电容的 Vout

图 6图 4 中 C1 处具有 25nF 电容的 Vout

图 7有源器件上的电压