AXI_HP 接口：高性能存储器访问的桥梁(二)

AXI_HP 接口的协议规范

1. 信号组成

AXI_HP 接口遵循 AXI4 协议的信号定义，每个通道包含以下主要信号：

写地址通道（AW）

AWADDR [31:0]：写操作的起始地址

AWLEN [7:0]：突发长度，指示传输的总数据项数（0 表示 1 项，1 表示 2 项，最多 256 项）

AWSIZE [2:0]：每个数据项的大小（以字节为单位），支持 1、2、4、8、16、32、64、128 字节

AWBURST [1:0]：突发类型（00 = 固定，01 = 递增，10 = 换行）

AWVALID：地址有效信号

AWREADY：地址就绪信号（PS 端返回）

写数据通道（W）

WDATA [31:0]：写数据

WSTRB [3:0]：字节选通信号，每 bit 对应 WDATA 的一个字节

WLAST：突发传输的最后一个数据项标志

WVALID：数据有效信号

WREADY：数据就绪信号（PS 端返回）

写响应通道（B）

BRESP [1:0]：写操作响应（00=OKAY，01=EXOKAY，10=SLVERR，11=DECERR）

BVALID：响应有效信号

BREADY：响应就绪信号

读地址通道（AR）

ARADDR [31:0]：读操作的起始地址

ARLEN [7:0]：突发长度（同 AWLEN）

ARSIZE [2:0]：数据项大小（同 AWSIZE）

ARBURST [1:0]：突发类型（同 AWBURST）

ARVALID：地址有效信号

ARREADY：地址就绪信号（PS 端返回）

读数据通道（R）

RDATA [31:0]：读数据

RRESP [1:0]：读操作响应（同 BRESP）

RLAST：突发传输的最后一个数据项标志

RVALID：数据有效信号

RREADY：数据就绪信号

这些信号构成了完整的 AXI4 协议交互机制，确保存储器访问的有序性和可靠性。

2. 事务时序

AXI_HP 接口的读写事务时序遵循 AXI4 协议规范，典型的读事务时序如下：

主设备（PL 逻辑）在 AR 通道发送地址、突发长度等信息，置位 ARVALID

PS 端的 AXI_HP 接口控制器置位 ARREADY，完成地址握手

存储器控制器处理地址请求，准备数据

数据准备就绪后，在 R 通道发送数据，置位 RVALID 和 RLAST（最后一个数据）

主设备置位 RREADY，完成数据握手

事务结束

写事务与读事务类似，但增加了写数据通道和写响应通道的交互，确保数据正确写入存储器。

3. 突发传输机制

AXI_HP 接口对 AXI4 的突发传输机制进行了优化，特别适合大块连续数据的传输：

递增突发：每次传输后地址自动递增，递增步长为 AWSIZE/ARSIZE 指定的字节数

换行突发：当地址达到预设边界时自动回绕，适合矩阵等二维数据结构

最大突发长度：支持 256 拍突发，对于 32 位数据宽度，一次突发可传输 1024 字节

突发传输的优势在视频处理等场景中尤为明显，例如处理一帧 1080p 视频（约 200 万像素）时，通过 256 拍突发传输可减少 7800 多次地址握手，显著降低协议开销。