深入详解PCB布局布线技巧

去耦电容和旁路电容是保障电源稳定性和信号完整性的核心元件。尽管它们的原理和作用常被讨论，但实际布局中的细节往往决定成败。

一、基础概念与核心作用

去耦电容：主要用于抑制电源电压波动，为芯片提供瞬态电流补偿。例如，当芯片突然需要大电流时，去耦电容能快速补充电荷，避免电源轨电压跌落。

旁路电容：针对高速数字电路(信号上升/下降时间短、主频>500kHz)，吸收高频噪声和浪涌电压，防止干扰通过电源路径传播。

二、布局五大黄金原则

1. 流经原则：电流路径必须优先经过电容

• 错误做法：电源先进入芯片引脚，再通过电容接地。

• 正确方案：电容应紧邻电源引脚，电流路径为：电源输入→电容→芯片。此设计可最小化回路电感，提升瞬态响应速度。

2. 顺序原则：先大后小，分级滤波

• 容量搭配：例如10μF电解电容(低频储能)+0.1μF陶瓷电容(高频滤波)。大电容负责低频噪声抑制，小电容应对高频干扰。

• 布局顺序：大电容距离芯片稍远(如2-3cm)，小电容紧贴引脚。避免大小电容并联时因寄生电感形成谐振。

3. 就近原则：小电容必须贴紧引脚

• 关键数据：电容与引脚的距离每增加1cm，回路电感增加约10nH。对于0.1μF电容，超过2cm的走线会导致其自谐振频率降至10MHz以下，失去高频滤波能力。

• 操作建议：0402封装电容的引脚焊盘与芯片电源引脚间距≤0.3mm，走线宽度≥0.2mm以降低阻抗。

4. 共地原则：统一参考平面，拒绝过孔“断链”

• 错误案例：多颗电容分别通过不同过孔接地，导致地电位不一致。

• 正确方案：所有电容的接地端连接至同一层完整地平面，优先使用通孔(via)直接连接，避免过孔串联。实测表明，共地设计可使噪声抑制效率提升40%。

5. 一对一原则：每个电源引脚独立配置

• 典型错误：多个电源引脚共用一个电容。

• 后果：当某引脚电流突变时，其他引脚的电容无法及时响应，导致电压波动。

• 解决方案：即使同一芯片的相邻电源引脚，也应分别配置独立电容，间距建议≤1mm。

三、模拟电路的特殊处理

对于运放、ADC等模拟芯片，旁路电容需遵循更严苛的规则：

独立供电路径：每级运放的电源引脚必须配置独立电容，避免级间串扰。

磁珠隔离：在多级运放的电源路径中串联磁珠(如100Ω@100MHz)，可抑制高频噪声跨级传播。

布局隔离：模拟电源区域与数字电源区域需用隔离带(如0.5mm宽地线)分割，防止噪声耦合。

四、高频场景优化方案

超高频噪声抑制(>100MHz)

• 采用0.01μF陶瓷电容(X7R材质)，其自谐振频率可达500MHz以上。

• 在芯片电源引脚与地之间并联多个不同容值电容(如0.01μF+0.1μF+1μF)，覆盖全频段噪声。

电源完整性强化

• 使用带屏蔽层的电容(如Murata GRM系列)，减少电场辐射。

• 在PCB顶层和内层分别布置电容，形成立体滤波网络。

PCB布局时去耦电容摆放技巧

实际的电容在低于Fr的频率呈现容性，而在高于Fr的频率上则呈现感性，所以电容更像是一个带阻滤波器。

10uF的电解电容由于其ESL较大，Fr小于1MHz，对于50Hz这样的低频噪声有较好的滤波效果，对上百兆的高频开关噪声则没有什么作用。

电容的ESR和ESL是由电容的结构和所用的介质决定的，而不是电容量。通过使用更大容量的电容并不能提高抑制高频干扰的能力，同类型的电容，在低于Fr的频率下，大容量的比小容量的阻抗小，但如果频率高于Fr，ESL决定了两者的阻抗不会有什么区别。

电路板上使用过多的大容量电容对于滤除高频干扰并没有什么帮助，特别是使用高频开关电源供电时。另一个问题是，大容量电容过多，增加了上电及热插拔电路板时对电源的冲击，容易引起如电源电压下跌、电路板接插件打火、电路板内电压上升慢等问题。

电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。

确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。

理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流(或电压)，就必须先感知到这个电压扰动。

信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。

在PCB布局布线时，很多工程师都在发愁去耦电容如何摆放，因为去耦电容直接影响到电路的稳定性和性能，正确摆放去耦电容可有效减少电源噪声，提高系统的抗干扰能力，下面我们来看看应该如何摆放?

1、近负载摆放

去耦电容应该尽量靠近负载元件，例如芯片、集成电路等。通过将去耦电容放置在负载元件的附近，可以有效减少由于电源线路的电阻和电感引起的电源波动。

2、平行布局

去耦电容应该平行地布置在负载元件的两侧，以便平衡电源供电，减少电源线路的电感影响。这有助于提供更稳定的电源。

3、分层布局

在多层 PCB 中，可以将去耦电容放置在相邻的内层，以便缩短电源线路的长度，降低电源线路的电感。

4、不同尺寸电容组合

可以将多个不同尺寸的电容并联使用，以覆盖更宽的频率范围。例如，使用大电容和小电容的组合，可以在低频和高频都有良好的去耦效果。

5、电容间距

不同电容之间应保持一定的间距，以避免互相干扰。同时，避免将去耦电容放置得太过紧密，以免引起互相的共振问题。

6、距离芯片电源引脚近

如果去耦电容用于芯片的电源引脚，应尽量靠近芯片的电源引脚放置。这有助于最大程度地降低电源线路的阻抗。

7、避免与高频线路靠近

去耦电容的摆放位置应避免靠近高频信号线路，以免产生干扰。