从英伟达押注 Synopsys 到台积电 3DIC 联盟： 国产半导体如何迎接 AI+先进封装 Chiplet 时代？
扫描二维码
随时随地手机看文章
近日，英伟达宣布入股新思科技，并开启多年深度合作，引发行业广泛关注。作为一家以算力和应用见长的芯片公司，为什么要亲自“下场”绑定一家 EDA 工具商？与之相呼应的是，台积电早已与楷登电子在先进制程与 3D 封装上形成紧密合作，把工艺规则直接嵌入设计工具之中。
这一系列动作清晰地揭示了一个深层趋势：在摩尔定律逼近极限、先进封装成为算力增长核心引擎的今天，半导体产业的竞争范式正从单一的制程竞赛，转向系统级的协同优化。想要继续提升性能、控制成本，就必须实现“工艺 + EDA + 设计”的深度协同，而 EDA 正是其中最关键的桥梁。国际巨头已率先落子，构建护城河；那么，本土半导体产业应如何抓住这波范式转换的机遇，实现突围？
在这一问题上，硅芯科技给出了一个颇具代表性的样本。
发布 2.5D/3DEDA+新设计范式，重构先进封装设计协同体系
ICCAD现场
在今年 ICCAD 高峰论坛上，硅芯科技创始人赵毅博士系统性提出“2.5D/3D EDA+新设计范式，重构先进封装全流程设计、仿真与验证的协同创新”（以下简称 “EDA+”）。这不是对传统 EDA 工具列表的简单加减，而是围绕先进封装场景，对设计方法、数据底座与协同模式的一次整体重构。
从硅芯科技在会上披露的思路来看，EDA+可以概括为一条完整链路：以“2.5D/3D 全流程先进封装 EDA 工具链”为桥梁，一端深度对接工艺协同，另一端面向多 Chiplet 集成验证的应用场景，实现从系统架构规划、物理实现、多物理场仿真到制造验证的工程闭环。EDA⁺不是一套“软件产品组合”，而是一种面向 Chiplet 与 3DIC 的新设计范式。
2.5D/3D EDA⁺ 新设计范式
3Sheng Integration Platform
这一范式的底层基石，正是硅芯科技自研的2.5D/3D 全流程先进封装 EDA 平台——3Sheng Integration Platform。该平台涵盖系统架构设计、物理实现、Multi-die测试容错、分析仿真与多Chiplet验证五大中心，贯通从设计到制造的完整链条，将上述“EDA+”理念转化为可落地、全协同的工程实践，真正支撑起 Chiplet 与 3DIC 时代的集成创新。
从“芯片之母”到“协同枢纽”： 为何需要EDA+？
EDA+的提出，源于当前半导体产业算力需求爆发与摩尔定律放缓，使得通过Chiplet和2.5D/3D集成来提升系统性能的先进封装，成为不可逆转的技术主流。在这一趋势下，芯片设计的重心从单一的晶体管优化，下沉至包含多颗异质芯粒的系统级封装协同。此时，封装不再是设计完成后的“后端处理”，而是需要在架构阶段就通盘考虑的核心要素。
这使得EDA的角色发生了根本性转变：它不仅是设计工具，也不仅是封装工具，而是链接工艺与设计的必经桥梁与协同平台。设计者必须能够在一个统一的环境中，同时考量不同工艺节点芯粒的划分、互连拓扑、热应力分布与制造可行性。国际巨头的紧密捆绑——台积电与Cadence、英伟达与Synopsys，已经布局并企图率先打通这条“工艺-EDA-设计”的协同链路，以巩固其系统级竞争优势。而硅芯科技提出的EDA+，正是基于对这产业深层需求的洞察，旨在为面临同样挑战的国内半导体行业，提供一套重构的设计方法学与对应的全流程工具链支持。
生态闭环
不止是概念，EDA+已实现2.5D/3D项目落地
与许多仍停留在概念层面的“新范式”不同，EDA+在提出的同时，已经在一批 2.5D/3D 协同验证项目中走向工程化落地。
据公司对外披露的典型案例显示，在某个约 3 万网络互连的 2.5D 设计中，采用传统分段式流程往往需要近三个月才能实现设计收敛，而在使用自研的 3Sheng 平台后，一次完整的端到端迭代被压缩到十天左右。
更重要的是，在与先进封装企业的联合项目中，平台开始承载“芯粒模型 + 接口标准”的探索工作——将不同厂商、不同工艺节点的芯粒抽象为可调用、可验证的模型单元，为后续构建可复用的芯粒库奠定结构基础。
对行业而言，EDA+的价值在于其提供了 “串联”与“沉淀”的框架。它不仅是工具，更是串联工艺制造与设计应用的产业深度协同机制。使工艺知识得以向前端传递，设计思路能向制造端准确贯彻。同时，它也在帮助产业沉淀在不同应用场景下经过验证的设计经验、规则与模板，降低先进封装的设计门槛与重复开发成本，加速创新迭代。这为推动国产半导体先进封装生态协同快速发展提供了基础。
本土半导体产业如何抓住机遇，实现突围？
回到国际巨头的布局：一端是英伟达与新思强化“算力 + EDA”的捆绑，另一端是台积电与楷登通过工艺认证和联合流程，深度绑定“工艺 + EDA”。本质上，都是在抢占“协同制高点”。
面对国际巨头通过深度捆绑来构建体系优势，本土半导体产业或许可通过“合纵连横”实现突围。
“合纵”，强化产业链上下游的纵向协同，以 EDA+这类平台为技术支点，把本土工艺、先进封装能力和设计需求串成一条真正打通的链路，让工艺约束在设计早期就能被看到，让设计需求在工艺侧可以被验证。
而“连横”，则是一个相对新颖的方式，指的是本土EDA产业内部能否横向协作，毕竟在庞大而复杂的先进封装设计流程中，任何一家企业都难以覆盖所有环节。国内在单芯片EDA各细分领域已涌现出众多优势点工具厂商，在Chiplet与3DIC的新赛道上，能否通过统一的接口框架进行能力互补与协同，形成合力，从而共同承接产业升级带来的巨大市场空间？
2025 RISC-V产业发展大会上，IP-EDA-设计-制造-测试 全链条企业代表圆桌探讨
国际巨头加速布局，未来比拼的不再只是制程和芯片规模，而是谁能够在系统层面实现工艺、EDA 与应用的深度协同，这一点将成为新的突破口。
这场围绕先进封装的产业变革，序幕刚刚拉开，真正的角逐，在于生态的广度与协同的深度。本土企业能否借此机遇实现跃升，我们拭目以待。
下载文档
