运放稳定性的SPICE仿真

 SPICE是一种检查电路潜在稳定性问题的有用工具 。本文将介绍一种使用SPICE工具来检查电路潜在稳定性的简单方法。

图1是使用OPA211 搭建 的一个同相放大器，在许多应用中，只是对图1做了较小的变动。R3和C1构成了输入级滤波器。R4是电路的输出电阻，当运放输出级连接到其它外部电路时，R4起到保护作用。CL用来等效5英尺电缆。

该电路的小信号阶跃响应或者方波的响应曲线是检查潜在稳定性问题的最快捷和最简单的方法。图2是仿真电路。值得注意的是电路输入端连接到地，输入测试信号源直接连接到运放的同相输入端。输入级的滤波器将延缓输入信号的边沿。如果你想知道一个钟是如何产生铃声的，你应该使用一个铁锤敲击它，而不是一个橡皮棒。

响应曲线是在运放的输出端探测，而不是电路的Vout节点。R4和CL构成了滤波器以至于Vout节点不能真正地显示出运放的过冲。为了检查稳定性，我们需要知道运放是如何工作的。

注意到输入信号的幅度是1mV(在运放输出端的幅度是4mV)。我们希望得到小信号的响应曲线。若输入信号是大信号，则会涉及到压摆率的问题，将减小过冲，不能真正地反应潜在的不稳定性。

从仿真结果可以看出，在运放的输出端有接近27%的过冲，较大的过冲会导致运放在任何条件下都是不稳定的。假设这是一个二阶稳定系统，它意味着接近38度的相移裕量。另外，注意到频率响应曲线中存在相当大的尖峰，这是另一个潜在的不稳定的迹象。幅度峰值在14MHz时出现，其正好是时域上振铃周期的倒数。普遍认为，当信号的过冲小于或等于20%时，相移裕量大于或等于45度，运放就可以视为稳定的。

有更多深层次的分析可以通过SPICE仿真得到，例如：通过开环波特图找到相位裕量和增益。但是对于大多数简单的电路，上文提到的是指示潜在不稳定问题的非常好的方法。当然，任何SPICE仿真都取决于运放macro模型的准确性。现有的最优秀的SPICE模型都不可能是完美的。此外，电路的差异性，非理想的元部件，电路板布线带来的寄生参数，低质量的电源退耦，都能够影响电路的稳定性。这就是为什么你应该进行电路的仿真并且做实际的测试，比较两者之间的差异并进行优化。SPICE是一个很有价值且很有用的工具，但是不能完全依靠SPICE来检测电路的潜在稳定性，因为SPICE不能考虑到运放实际应用时的一些参数。