多核处理器构架的高速JPEG解码算法

摘  要：实现基于多核处理器构架的JPEG解码算法；通过将JPEG算法并行化，在多个处理器核上并行处理，并针对多核处理嚣构架进行内存读取等方面的优化，可极大地提高JPEG解码算法的解码速度。实测表明，在4核集成的多核处理器上，JPEG图像的平均解码周期为单核处理器上的28％左右。

    JPEG(Joint Photographlc Experts Group)是一个适用范围很广的静态图像数据压缩标准，目前广泛应用于照相机、打印机等方面的图像处理。在这些应用中，设计出一个高速高效的JPEG解码器已经成为一个重要的研究方向。随着对嵌入式系统实时性、高性能和可扩展性要求的提高，多核(multi—core)嵌入式处理器的应用场合日益增多。

1 JPEG解码算法原理
    JPEG压缩是一种有损压缩。它利用人的视角系统特性，使用量化和无损压缩编码相结合的方式去掉视角的冗余信息和数据本身的冗余信息来达到压缩的目的。JPEG算法可分为基本JPEG(Baseline system)和扩展JPEG(Extended system)。其中Baseline system应用尤其广泛。本文主要讨论Baseline system的解码。JPEG解码算法框图如图1所示。

(1)颜色空间变换
    JPEG算法本身与颜色空间无关，因此“RGB到YUV变换”和“YUV到RGB变换”不包含在JPEG算法中。但由于作为输出的位图数据一般要求RGB的表示，所以将颜色空间变换也表示在算法框图中。

(2)JPEG的编解码单元
    在JPEG中，对于图像的编解码是分块进行的。整个图像被划分为若干个8×8的数据块，称为最小编码单元(MCU)，每一个块对应于原图像的一个8×8的像素阵列; 各行的编解码顺序是从上到下，行内的编解码顺序是从左到右。

    值得注意的是，由于一幅图像的高和宽不一定是MCU尺寸的整数倍，因此需要对图像的最右边一列或其最下边一行进行填充，扩展其高或宽，使得可以将整个图像划分为整数个MCU；而在解码输出时，这些复制的行列是要被抛弃的。

(3)熵解码器
    在JPEG的熵编码时，首先利用空间相关性对各块的直流值采用差分编码，即对相邻块之间的直流差值编码，以达到压缩码长的目的。然后对于交流部分以ZigZag方式扫描块中的元素，对块内元素采用先游程编码后哈夫曼编码的混合编码方式，得到一维二进制块码流。熵编码过程是由直流部分的差分编码和交流部分的ZigZag扫描、游程编码、哈夫曼编码组成。而相应的熵解码过程是编码的逆过程，在解码端接收到的是由变长码(VLC)和变长整数(VLI)组成的数据流。为了从此数据流中恢复编码前的DCT系数，必须根据哈夫曼编码的原理及其各级码表生成的细节，生成哈夫曼解码表，再根据解码算法来恢复DCT的直流和交流系数。

(4)反量化
    在JPEG解码端要利用发送过来的量化表对量化值进行译码。JPEG文件里一般含有两个量化表：一个亮度分量的量化表，一个色度分量的量化表。反量化就是对熵解码出来的系数矩阵乘上相应的量化矩阵：

   

其中，C(u，v)代表熵解码输出，Q(u,v)代表相应的量化矩阵。

(5)IDCT。变换
    JPEG解码算法能否满足实时应用，关键在于8×8的二维IDCT的计算速度。在编码阶段，正向离散余弦变换(FDCT)把空间域表示的图变换成频率域表示的图；相应
地在解码阶段，逆向离散余弦变换(IDCT)将频率域表示的图变换为空间域表示的图。

    在IDCT的实现上，目前有多种算法。传统的方法是行-列法，即先对每行(列)进行一维IDCT计算，再对每列(行)进行一维IDCT计算。还有多项式变换法和三角函数公式法，这两种方法的加法次数与行-列法相当，乘法次数仅为行-列法的一半。但这两种方法的问题在于实现方法复杂，对于目标平台(VLIW)来说，这样的结构难以提高指令的并行性，并且对于目标平台来说，乘法指令的执行时间与加法指令相当，因此减少了行-列法实现的代价。

2 多核处理器构架
    FRl000是Fujitsu公司生产的主要应用于嵌入式系统的多核处理器。FRl000将4个处理器核(processorelement)集成在1枚芯片上，各个处理器核之间共享内存和其他外部设备。4个处理器核分别叫作PM(PE0)、PE1、PE2、PE3。其中，每个处理器内核均为一个独立的VLIW(超长指令集)型架构的处理器，每个处理器核上都设置有独立的高速二级缓存，以减小多核处理器在并行访问内存时的瓶颈效应。FRl000多核处理器的硬件结构如图2所示。

    FR1000在每一个处理器核上都运行一个独立的实时操作系统(RTOS)，而各个处理器核之间通过并行扩展库(MP extended library)进行通信。通过并行扩展库的扩展，运行在一个处理器核上的任务不仅能和运行在同一处理器核上的任务通信，还能和运行在不同处理器核上的任务通信。这样，任务间就可以通过协同通信来完成特定的应用。而通过将应用划分为不同的可以并行运行的任务而运行在不同的处理器核上，就可以并行地处理数据，从而达到提高系统性能的目的。

    FRl000系统的结构框图如图3所示。

    从FRl000的构架可以看出，为了提升对于图形和多媒体数据的处理速度，处理器着重于扩展其并行处理数据的能力。这样的扩展主要表现在两个方面：一方面使用VLlW构架的处理器核(这样的处理器核一次最多能够并行执行8条指令，这样的并行性主要由编译器支持，这是一种指令的并行性)；另一方面使用多核处理器(CMP)的构架，使针对应用划分的任务能够真正并行地运行在多个处理器核上。(这样的并行性需要由应用支持，通过恰当的划分任务来实现)

3 JPEG解码算法在多核处理器上的实现
    针对FRl000处理器的特点，需要对JPEG图像的解码划分为适当的可以并行执行的任务进行处理。比较直观的想法是，将JPEG图像划分为4个部分，分别在4个处理器核上进行解码。但由于JPEG图像的数据流是变长编码，根据现有的数据流，难以将其划分为4个能并行解码的图像。(这样的划分付出的时间代价过大)

    根据前面所叙述的JPEG图像解码原理可以看出，解码的基本单位是MCU，因此在第一步熵解码之后生成的MCU是可以并行解码的最小单元。因此对一个JPEG图像在多核处理器上进行并行解码的关键在于，将此，JPEG图像所包含的MCU负载均衡地分配到各个处理器核上进行并行解码处理。

    由此，处理方法有两种：一种是以一个MCU作为任务分配的单位，由PM通过熵解码生成MCU，然后将MCU均匀地分配到各个处理器核(PE)上，由各个处理器核在完成MCU的解码之后再写入到位图的相应位置。这样做的好处有两点：①可以做到很好的负载均衡，使每一个处理器核都承担几乎相同的负载。②可以使熵解码和MCU的解码并行进行。但这种做法的一个很大问题在于处理器核之间通信所消耗的时间代价过大。因为这可以抽象为一种生产者与消费者的模型，生产者在每次生产出一个MCU的时候都需要与消费者进行一次通信或者说更新消费者端的数据输入。经过实测以后发现，这种做法所带来的通信开销过大，占到解码程序运行时间的20％以上。这种做法的另外一个问题在于内存的读写，由于各个处理器核需要交错地写入内存的同一块区域，导致对于此块内存的写入不能使用写回(copy back)模式。因为如果各个处理器核使用写回模式，会导致各个处理器核中cache的数据与内存中的数据不一致而出现错误。

    另外一种处理方式是通过划分图像块来实现的。由于MCU是与原始位图由上到下、由左到右一一对应的，因此将JPEG图像按高度等分为4个图像块，而这样的图像块的高度必须为MCU的整数倍。然后由各个处理器核分别解码各个图像块，在指定的内存区域写入解码结果以拼接为一幅完整的原始位图。

    这种处理方式的关键在于，每个处理器核怎样快速地定位到自己需要解码的那部分图像块。由于JPEG是变长编码，所以不存在一个O(1)的算法使之能够通过一定的偏移量进行定位，但可以修改熵解码部分的代码，使其能够跳过不必要的解码，快速定位到需要处理的区域。具体来说，定位的过程实际上就是对MCU进行计数的过程，定位时没有必要保存MCU的内容，只需要对解出来的MCU进行计数。由于MCU与原始位图的一一对应关系，所以可以通过对MCU的计数来定位到需要处理的区域。具体换算公式如下：

   

    其中Height表示图像高度，Width表示图像宽度，PEID表示每个处理器核所对应的编号(1～4)。
   
    各处理器核的解码流程如图4所示。

    这种处理方式的问题在于，每一个处理器核都需要花费额外的时间来定位需要解码的数据块；但实测以后发现，定位操作所消耗的时间只占5％左右。因为在FRl000平台上，大量的解码时间消耗主要在于IDCT变换和YUV到RGB的颜色空间转换上面。这种处理方式降低了通信的时间消耗，在一幅JPEG的图像解码中只需要两次处理器核之问的通信。这种处理方式的另外一个好处在于，每一个PE在写入结果的位图数据时可以对内存的写入采用写回(copy back)模式，只需要在图像块交界的地方作刷新cache的操作就可以保证结果的正确性。在随后的关于优化的讨论中可以看到，这种方式对于提高解码的速度起着相当重要的作用。

4 优化
    一般来说，一个程序在多核处理器上的运行时间除上在其中一个单核处理器上的运行时间称为多核并行度(MP)。在有4个处理器核的FRl000处理器上，MP的极限值(存在必要的通信开销)应该为25％。但根据图3的解码流程，实测的MP只有43％左右。进一步分析后发现，由于多个处理器核沿相同的流程进行解码，从而在相同的时间里对内存有大量并发的读写操作，而这样的并发操作导致对于内存的读写成为系统的瓶颈。在单核上需要16～20个周期的1行cache读入操作，在多个处理器核同时运行时，需要30～40个周期才能完成。

    优化主要从两个方面进行：

    ①尽量减少对内存的读写操作。一般的JPEG解码程序，会以行为单位保存熵解码后的中间结果，也就是使用存储1行MCU的空间作为临时缓冲区。这样的临时缓存区是随着图像行的宽度增大而增大的，当图像的宽度变大到一定程度的时候，这样的临时缓存将很可能大到没有办法驻留在cache中，cache不命中从而导致大量的内存读写和对于cache的置换。优化后将其改为熵解码完一个MCU后，立即作反量化、IDCT和颜色空间变换，直至写入位图。这样只需要一个MCU大小的临时缓存。可以保证这样的缓冲一直保存在cache中，从而避免大量的读写内存的操作。但这样的方式需要恰当的判断边界条件，如前所述，由于图像的长宽不一定是MCU的整数倍，所以在最下一行和最右一列有填充数据，需要在解码的时候丢弃掉。

    ②恰当地选择内存的读写模式。由于整个解码程序中，在最后写入位图时需要大量地写入内存的操作。如果使用写透(write through)模式，每次均同时写入cache和内存，这样必然会造成大量的内存读写操作。所以在写入位图的区域使用写回模式，这样只需要在每次cache行置换的时候需要写入内存，极大地减少了对于内存的读写操作。但需要注意的是，在多核处理器的环境下，必须保证该内存区域和各个处理器核上的cache数据之间的一致性。这需要恰当地划分各个处理器核的内存读写区域，并且在读写各个区域交界的地方时用指令刷新相应的cache行。

    值得注意的是，在多核处理器的构架上，由于多个处理器会并行访问内存，所以内存很容易成为瓶颈，在涉及大量内存操作的图像处理程序方面表现得尤为突出。因此对于程序的优化应该着重将注意力放在对于内存的读写优化方面。

5 实验结果
    选取256×256、1024×1024、4096×4096三个JPEG图像进行解码，其耗费的周期数如表1所列。

    可见对于尺寸越大的图像，其MP越接近于25％的极限值，因为此时通信所占的开销越小；同时随着内存块的增大，在每个处理器核处理的图像块的边界处刷新cache行的代价也越小，而平均的MP约为28％左右。

6 结论
    针对多核处理器构架的特点，在其上实现高速的JPEG解码算法，其多核的并行度(MP)接近于25％的极限值。上述实现虽然只针对FRl000的多核处理器，但同样适应于其他具有多核构架的处理器。此外针对多核处理器构架方面的优化方法对于其他运行于多核处理器构架上的应用也有一定的借鉴价值。