如何实现微控制器与FPGA的接口设计

　将近一半的嵌入式设计用到FPGA，仅次于微控制器。FPGA可用于执行任何胶合逻辑、自定义IP 、计算密集型算法加速器。通过采取一些处理任务， FPGA可以帮助提高系统性能，从而使单片机从周期密集的任务中腾出部分时间。FPGA还提供优良的性能特点和更的灵活性，以适应不断变化的标准。

　　基于FPGA的MCU设计有两种基本实现方式：一种是在FPGA逻辑结构中内置MCU软核；一种是使用基于离散FPGA的标准MCU产品。FPGA内置软核有效果，但与标准MCU相比，该方式实现一个微控制器是比较昂贵和耗电的。尤其是使用基于32位ARM的内核。结果，基于FPGA内置软核的FPGA MCU设计只占三分之一。其余的三分之二是基于离散FPGA的标准微控制器产品。

　　标准微控制器产品和FPGA都没有有效的发展两者之间的通信，甚至使用不同的语言。因此，它们之间的接口将是一种挑战。FPGA的没有任何专门的逻辑电路来与微控制器通讯。首先，这种逻辑模块的设计必须从零开始。其次，微控制器和FPGA之间的通信是异步的。特别是需要使单片机与FPGA时钟域同步。最后，无论是接口，还是微控制器总线，都存在瓶颈问题。MCU和FPGA之间的信息传递通常需要在MCU总线上循环，且通常占用资源（PIO or EBI）影响传递速度。因此必须注意避免与外部SRAM或闪存和微控制器总线的瓶颈问题。

　　MCU的FPGA接口基本上有三种硬件选择：可编程的I / O（PIO）；外部总线接口（ EBI的），如果有的话；最后，MCU之间的一个专门的接口，先进的高速总线（ AHB ）和FPGA 。该方法的使用依赖于高端应用和市场期望。

　　PIO接口

　　通过PIO 连接MCU和FPGA相对简单数据传输来说比较简单，包括传输32位的地址， 32位数据，还有一些控制信号的控制。这就需要一个32位的PIO和一个2位PIO（图1） 。

图1 PIO连接FPGA

　　为了将数据传输到FPGA，PIO中的双向缓冲器方向必须设置为输出。数据传输到FPGA的软件算法实现如下：

　　从FPGA读取数据的方法相似。同样，PIO中的缓冲区首先必须设置为输出，然后改变方向为输入从FPGA读取数据，下面是执行代码：

　　上述算法是一个基本的传输，更先进的算法是必要在ARM微控制器和FPGA之间建立适当的通信。特别要注意的是，确保数据的可靠性，例如没有因高速或等待周期造成资料遗失等。

　　访问时间计算的总和：

T访问-PIO=t1+处理阶段+t2+数据阶段

　　使用最大优化的GCC编译器，系统大约需要55个AHB周期向FPGA执行写操作（图2）。

图2 PIO向FPGA 写数据

　　假设t2（FPGA的等待响应时间）也大约是25个 AHB周期，系统大约需要85个AHB周期从FPGA进行读操作（图3）。

图3 PIO从FPGA读取数据

　　MCU自身接口连接非常简单和直截了当。然而，在FPGA里必须用特殊的逻辑来解码所有的由PIO生成的业务流。在大多数情况下，微控制器的业务流是完全异步。因此，FPGA必须能够从微控制器中过采样控制信号；否则，FPGA将错过时间窗口且业务流将不会最终到达FPGA内。

　　因为处理器专门负责维持PIO工作，所以处理时间消耗很大。虽然CPU是从事数据传输，它还是不能做别的事了。因此，这一解决方案有可能使系统处理陷入瘫痪。DMA不可能使用的PIO接口，所以程序员必须限制的数据带宽，以便其他任务能够与MCU进行通讯。例如，如果有一个常规的进程要求100 ％的处理器运行周期，同时又要与FPGA进行串行（SPI，USART或TWI）通信（读或写），那么这两个进程必须有一个要等待。如果发送到或接受来自FPGA的数据没有及时的存进缓冲区，那么到下一个字节/字数据时可能会溢出。从本质上讲，嵌入式处理器成为受??赖的数据移动硬盘。

　　通过外部总线接口连接（EIB）

　　许多32位微控制器有一个外部总线接口（EBI）模块，它是为外部设备和基于ARM设备的存储控制器之间传输数据而设计的。这些外部存储控制器能够处理几种类型的外部存储器和外围设备，如SRAM，PROM，EPROM，EEPROM，flash和SDRAM。只要FPGA可以处理预定义存储器接口，EBI也可用于FPGA的接口。在EBI中使用静态存储器接口（SRAM）对于FPGA通信来说是最好的，因为它设计简单，且大多数设计者都熟悉它。至于PIO接口， FPGA不得不包含一个模块，用来理解SRAM时间，并能产生一个响应返回微控制器（图4）。

图4 EBI-SMC接口

　　图5显示了EBI读SMC存储器接口的标准时间，而图6显示了其标准写周期。

图5 EBI-SMC读周期

图6 EBI-SMC写周期

　　注意：这些时间波形是默认的SMC规格。所有可编程参数显示都基于外部设备的速度。

　　EBI的接口速度比PIO块，是因为EBI有其自己的I / O，且大部分的信号是并行的。但是，如果外部设备很慢或引入等待状态， EBI的速度优势可能会受到损害。

　　跟PIO接口一样， EBI接口必须由处理器或其他的主AHB来驱动。因此，实现带宽的EBI的还依赖于软件，并取决于它可以利用多少处理器时间。当然，可能受到带宽的限制。这又可能限制了嵌入式处理器旨在实现的其他系统功能。