视频解码器ADV7189B的应用

PCB地层

图3 PCB地层

经验表明，单地层的抗干扰性能要好于多地层的情况，因为多层地的每个层会形成很长的地环路干扰。

PLL锁相环

锁相环的放置要尽可能的靠近ELPF引脚，不要将数字或高频器件放在锁相环的附近，建议使用值有10%或更少的容差。

数字输出（包括数据和时钟）

数字输出必须使用的迹线长度要最小。长迹线的电容高，所需的电流增大，就会产生更多的数字噪声，而短迹线会减少反射的可能性。增加的串联电阻可抑制反射，减少电磁干扰，减少ADV7189B内电流的尖峰信号。使用的串联电阻要尽可能的靠近ADV7189B的引脚，但不要为了使电阻靠的更近而增加路由或输出迹线的长度。

如果可能最好限制每个数字输出器件的电容值在以下，这可以通过减少迹线长度或将输出连到唯一的器件上很容易的实现。输出端加载过多的电容，会增加ADV7189B内电流的瞬变，在电源上产生更多的数字噪声。

数字输入

ADV7189B设计的数字输入只对3.3V信号起作用，不容许5V信号。如果5V的逻辑信号需要应用到解码器，必须增加额外的器件。

抗混叠干扰滤波器

由于输入的视频信号的带宽不受限，经过A/D转换的视频频带外的信号在频带内发生混叠，在视频输出端造成干扰。ADV7189B的54MHz采样频率降低了对输入滤波器的要求，为了优化性能增加了抗混叠干扰滤波器。实现缓冲的低成本电路和所有模拟输入信号的滤波电路如图4所示。

缓冲器是一个使用单NPN晶体管的射极跟随器。抗混叠干扰滤波器是个无源器件，这个无源器件是 3dB、9MHz的巴特沃思滤波器。滤波器输出端信号衰减通过ADV7189B的自动增益控制部分补偿。滤波器的截止频率必须小于1Hz，才能保证内部钳位的正常操作。钳位保证视频信号在5V的范围内。

所有模拟输入信号的抗混叠干扰滤波电路

图4 所有模拟输入信号的抗混叠干扰滤波电路

图5 ADV7189B典型应用设计框图

更多医疗电子信息请关注：21ic医疗电子频道