当前位置:首页 > 嵌入式 > 嵌入式硬件

摘 要: 提出了一种基于循环前缀的符号同步算法。此算法在最大似然估计的基础上加以改进,简化了符号同步中相关运算的判决方法,在保持同步效率的同时,极大地节约了硬件资源,使算法更易于硬件实现。改进算法基于IEEE 802.11a的标准提出,通过Matlab仿真分析其性能,并在FPGA硬件平台上实现,利用ChipScope观测得到波形。实验结果表明,电路系统工作可靠,满足设计要求。
关键词: OFDM; 循环前缀; 同步; FPGA

OFDM(Orthogonal Frequency Division Multiplexing)即正交频分复用技术,实际上是多载波调制的一种。其主要思想是:将信道分成若干正交子信道,将高速数据信号转换成并行的低速子数据流,调制到在每个子信道上进行传输。
信号在无线信道中传输时,会受到多径衰落、时延扩展、多普勒频移等现象的影响,破坏子载波的正交性。系统接收端会因定时不准确导致FFT处理窗包含连续两个OFDM信号,引入数据误差造成符号间干扰(ISI)。因此,符号同步显得尤为重要。同步的定时和频偏估计算法通常分为两类:第一类为数据辅助估计[1],即基于导频或训练序列的同步算法,第二类是非数据辅助估计[2-3],即利用数据自身的冗余性进行同步计算。本文提出了一种基于循环前缀的非数据辅助估计算法。
1系统模型
1.1 IEEE802.11a的基带系统模型
IEEE802.11a基带系统收发机各功能模块如图1所示,其中上半部分对应于发射机链路,下半部分对应于接收机链路。系统可采用BPSK、QPSK、16QAM和64 QAM四种调制类型以及1/2 、2/3和3/4三种编码速率分别来支持6 Mb/s~54 Mb/s的数据速率。一个OFDM符号中包含48个映射后的复数数据,4个导频信息以及12个零点,因此该系统采用64点IFFT和FFT运算,为了克服符号间干扰,在每个OFDM符号前加入16点的保护前缀[4]。

1.2 OFDM符号结构
在OFDM中,基带带宽由N个子载波占用,符号速率为单载波传输模式的1/N,正是因为这种低符号速率,可以使OFDM系统抵抗多径信道导致的ISI。另外,通过在每个OFDM符号前加入保护前缀可以进一步抵抗符号间干扰,即将每个OFDM符号后时间中的样点复制到OFDM符号的前面,形成前缀,在增加符号长度的同时,也维持了子载波的正交性。OFDM符号结构如图2所示。

2 符号定时同步
2.1 OFDM信号和信道模型
在OFDM系统中,传输的N个复数信号经过串并转换和IFFT后,被调制到N路子载波上,其中每个OFDM符号后的L个样值被复制到符号前作为循环前缀,基带信号s(n)表示如下[4]:

2.2 改进算法的定时估计
在多径衰落信道中,最大似然定时估计算法可以表示为[5]:

由于循环前缀的长度为L,可分别计算L个点的实部Re{rdif(n)}和虚部Im{rdif(n)}的总值:

3 算法仿真与分析
  用Matlab对上述两种算法进行仿真分析并进行对比。主要仿真参数按照IEEE802.11a的标准设定如下:子载波采用BPSK调制方式,进行64点的FFT运算,循环前缀的点数为16,总子载波数为52,其中数据子载波数为48。
  图3(a)是根据最大似然估计算法,在SNR=10 dB的高斯信道中进行仿真得到的图形。仿真中,通过观测归一化后OFDM估计的峰值,获得最大似然估计的定时同步点。图3(b)则是在相同的环境下对改进算法进行仿真得到的结果。算法中通过检测输出峰值,可以较理想地确定符号同步的位置。从图中可以看出,改进算法可得到较明显的同步定位点。

再从均方误差(MSE)的角度比较两种算法,结果如图4所示。从图中可以看出,两者曲线的走势相近。从同步性能来看,两者不相上下,但由于所提出算法的硬件实现成本比最大似然估计算法低很多,因此所提出算法相对较好。

4 FPGA实现
本设计采用Xilinx公司Virtex 2p系列器件实现各模块构建。改进算法在ISE10.1开发软件下编译通过,并在Modelsim环境下仿真,最后运用ChipScope进行在线逻辑分析并得出结果。
符号同步系统框图如图5所示,信号先经过64个时钟的延时,再与当前的数据相减并取模。硬件上充分利用FPGA中资源,构成32个并行减法器(实部虚部各16个),然后32组数据取模后相加,再依次调用FPGA中除法器以及乘法器的IP核进行求倒和平方运算,最后设定判决门限对同步点进行判决。

本设计用FPGA模拟了无线信道中10 dB的信噪比,如图6所示;观测改进算法的同步定时估计值如图7所示。两图均用ChipScope进行在线逻辑观测。从图7中可以看出,估计值出现的尖锐的峰值处就是同步的定位点。可通过设定合理的判决门限,使得OFDM符号同步达到较高的准确率。由生成报表可知,该设计使用触发器个数为2 379,占总资源的8%;LUT的个数为1 473,占总资源的5%。综上可知,实验结果正确、设计可行。

OFDM技术预计将成为3 G以后主流的移动通信技术。本文主要针对OFDM系统符号定时,提出了一种非数据辅助型的同步估计算法,利用循环前缀的冗余性,对数据样值的末端和循环前缀进行相关运算来纠正符号同步误差。文中推导了改进的相关算法,并和最大似然估计相比较,进行Matlab仿真验证并且在硬件上用FPGA成功实现。
参考文献
[1] SCHMIDL T M, COX D C. Robust frequency and timing synchronization for OFDM [C].IEEE Transactions on Communications,1997,45(12):1613-1621.
[2] HSIEH M H, WEI Che Ho. A lowcomplexity frame synchronization and frequency offset compensation scheme for OFDM systems over fading channels. Vehicular Technology[C]. IEEE Transactions on.1999,48(5):1596-1609.
[3] ZHENG Hua Rong, TANG Jue,SHEN Bo.Low-complexity joint synchronization of symbol timing and carrier frequency for OFDM systems [C]. Consumer Electronics,IEEE Transactions on. 2005,51(3):783-789.
[4] 王文博, 郑侃.宽带无线通信OFDM技术 [M].北京:人民邮电出版社,2007:1-39.
[5] LEE J L, TOUMPAKARIS H D. Maximum likelihood estimation of time and frequency offset for OFDM systems[C]. Electronics Letters Volume:40 Issue:22 Date:28 Oct. 2004,40(22):1428-1429.

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

中国,上海——2026年3月26日——低功耗可编程领域的领导者,莱迪思半导体(NASDAQ: LSCC)今日宣布正式加入英伟达(NVIDIA) Halos AI系统检测实验室生态体系。该实验室是首个获得美国国家标准协会认...

关键字: 物理人工智能 传感器 FPGA

从一张设计图纸到指尖触手可及的精巧玩具,3D打印正在化身为创客空间与家庭中的全能助手。以全球约12亿个家庭为基数计算,目前消费级3D打印机的整体渗透率尚不足1%,却已展现出高达28.8%的年复合增长率。今年行业预估全球销...

关键字: MCU 3D打印 算法

在工业自动化的“神经网络”中,EtherCAT凭借其独特的“飞过处理”机制,已成为实时控制领域的王者。不同于传统以太网的存储转发,EtherCAT数据帧在经过每个从站时,硬件直接从中提取数据并插入响应,这种“边飞边修”的...

关键字: EtherCAT FPGA 总线

在复杂的SoC芯片设计流程中,硬件与软件的“割裂”往往是导致项目延期的元凶。当RTL代码还在仿真阶段时,软件团队只能基于指令集模拟器(ISS)进行开发,不仅速度慢如蜗牛,且无法捕捉真实硬件的时序细节。此时,FPGA原型验...

关键字: SoC 硬件加速 FPGA

在工业4.0浪潮中,边缘计算网关正成为连接物理世界与数字世界的核心枢纽。面对多路传感器产生的海量数据洪流,传统单芯片架构已难以满足实时性与算力的双重需求。NVIDIA Jetson与FPGA的异构组合,通过"前端FPGA...

关键字: 边缘计算 NVIDIA Jetson FPGA

在高速网络通信领域,FPGA凭借其并行处理能力成为实现以太网MAC(媒体访问控制)层的理想平台。然而,面对1G甚至10Gbps的线速流量,传统的“软件式”逐包处理早已力不从心。构建高效的包处理流水线(Packet Pro...

关键字: 以太网 MAC FPGA

在FPGA实现数字信号处理(DSP)算法时,DSP Slice作为专用硬件资源,其利用效率直接影响系统性能与成本。本文聚焦乘加运算(MAC)的优化实现,分享流水线设计与资源复用的实用技巧,帮助开发者在有限资源下实现更高吞...

关键字: FPGA DSP

在异构计算的浪潮中,FPGA凭借其可重构特性与高能效比,成为突破算力瓶颈的“利刃”。然而,当我们试图通过OpenCL将FPGA纳入统一计算平台时,一个巨大的幽灵始终盘旋在系统上方——内存带宽瓶颈。PCIe总线的有限带宽与...

关键字: OpenCL FPGA

将成熟的ASIC设计迁移至FPGA平台,绝非简单的“复制粘贴”。ASIC设计追求极致的能效比和定制化物理布局,而FPGA受限于固定的逻辑单元(LUT、FF、DSP、BRAM)架构,直接移植往往导致资源利用率低下甚至时序收...

关键字: ASIC FPGA

在高性能FPGA设计中,DSP48E2 Slice绝非仅仅是一个简单的乘法单元。若将其仅视为“硬件乘法器”,将极大浪费其潜在的算力。作为Xilinx UltraScale+架构的核心算术引擎,DSP48E2集成了预加器、...

关键字: DSP48E2 FPGA
关闭