意法半导体推出高性能全局快门图像传感器，采用ST芯片堆叠技术

·紧凑像素创新技术，相对于分辨率，最小的全局快门传感器

·优化方案让2D和3D-sensing摄像头具有更好的物体检测识别功能

·独有背照式全局快门像素，采用ST芯片堆叠技术

中国，2020年3月30日– 横跨多重电子应用领域的全球领先的半导体供应商意法半导体推出面向下一代智能计算机视觉应用的全局快门高速图像传感器。当场景是移动的或需要近红外照明时，全局快门是拍摄无失真图像的首选模式。

意法半导体的先进制造工艺技术使新图像传感器具有同类最小的像素尺寸，同时具有高感光度和低串扰。硅工艺创新与先进像素架构的结合，使芯片正面的传感器像素阵列更小，同时在芯片背面上留出更多的硅面积，用于增加数字处理功能及外围元器件。

新推出的传感器是640 x 600像素的VD55G0和1500万像素(1124 x 1364)的VD56G3。芯片尺寸分别为2.6mm x 2.5mm和3.6mm x 4.3mm，相对于分辨率，VD55G0和VD56G3的尺寸是市场上最小的。在所有波长，特别是近红外光照条件下，像素间串扰较低，确保对比度高，图像清晰度出色。VD56G3的嵌入式光流处理器可以计算运动矢量，而无需使用主处理器。新传感器适合各种应用，包括增强现实和虚拟现实(AR / VR)、同时定位和建图(SLAM)以及3D扫描。

意法半导体模拟、MEMS和传感器产品部执行副总裁兼影像业务部总经理Eric Aussedat表示：“新推出的全局快门图像传感器是基于我们的第三代先进像素技术，明显改进了产品性能、尺寸和系统集成，使计算机视觉应用又向前迈出一大步，让设计师能够开发未来的自主智能工业和消费设备。”

技术详情

全局快门传感器是同时保存每幅画面的所有像素数据，而“卷帘快门”则是按照顺序逐行录制像素数据，这使得移动的图像容易失真或需要其它校正处理。

意法半导体的先进像素技术，包括完全深沟槽隔离(DTI)，可在单层芯片上实现2.61μmx2.61μm的超小像素，集低寄生感光度(PLS)、高量子效率(QE)和低串扰三大优势于一身。其它像素技术无法同时实现这些特性。

ST技术方法可在背照(BSI)芯片上实现小像素，便于采用节省空间的堆叠安装，在光传感器背面芯片上安装信号处理电路，从而使传感器的尺寸变得非常小，并可以嵌入更多的重要功能，包括全自主式光流模块。

传感器背面芯片采用ST的40nm制造技术，并集成了数字和模拟电路。高密度、低功耗数字电路整合一些硬件功能，包括曝光算法及多达336个区域统计、自动缺陷校正和自动暗场校准。在60fps速率时，完全自主的低功率光流模块能够计算2000个运动矢量。嵌入式矢量生成对AR / VR或机器人技术非常有用，可支持SLAM或六自由度(6DoF)用例，尤其是在处理能力有限的主机系统中，助益更加明显。

传感器还支持多帧环境排序设置，包括全照明控制，还集成温度传感器、I2C快速模式+控制、缺陷校正、开窗读出、像素合并和MIPI CSI-2数据接口。