要把PLL锁定时间从4.5 ms 缩短到 360 μs？这个方法教给你

[导读]本文以高度集成的解调器和频率合成器 ADRF6820 为例，告诉大家如何手动选择频段以缩短PLL锁定时间。

好文章当然要分享啦~如果您喜欢这篇文章，请联系后台添加白名单，欢迎转载哟~

你知道吗？利用手动频段选择，锁定时间可从典型值 4.5 ms 缩短到典型值 360 μs。

本文以高度集成的解调器和频率合成器 ADRF6820 为例，告诉大家如何手动选择频段以缩短PLL锁定时间。

第一：PLL 锁定

PLL 锁定过程包括两个步骤：

通过内部环路自动选择频段（粗调）。在寄存器配期间，PLL 首先根据内部环路进行切换和配置。随后由一个算法驱动 PLL 找到正确的 VCO 频段。
通过外部环路细调。PLL 切换到外部环路。鉴相器和电荷泵配合外部环路滤波器工作，形成一个闭环，确保 PLL 锁定到所需频率。校准大约需要 94,208 个鉴频鉴相器 (PFD) 周期；对于一个30.72 MHz fPFD，这相当于3.07 ms。

第二：PLL 锁定时间

按照上述步骤校准完成后，PLL 的反馈操作使 VCO 锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间包括两个部分：VCO频段校准时间和PLL周跳时间。VCO频段校准时间仅取决于PFD频率；PFD频率越高，锁定时间越短。PLL 周跳时间由所实现的环路带宽决定。当环路带宽比 PFD 频率窄时，小数 N 分频/整数N 分频频率合成器就会发生周跳。PFD 输入端的相位误差积累过快，PLL 来不及校正，电荷泵暂时沿错误方向吸入电荷，使锁定时间急剧缩短。如果 PFD 频率与环路带宽的比值提高，周跳也会增加；对于给定 PFD 周期，提高环路带宽会缩短周跳时间。

因此，当使用自动校准模式时，总锁定时间对某些应用来说可能太长。本文提出一种通过手动选择频段来显著缩短锁定时间的方案，步骤如下：
1️⃣ 按照寄存器初始化序列使器件上电。默认情况下，芯片以自动频段校准模式工作。根据所需的 LO 频率设置寄存器 0x02、寄存器 0x03 和寄存器0x04。

2️⃣ 读取锁定检测 (LD) 状态位。若 LD 为 1，表明 VCO 已锁定。

3️⃣ 通过串行外设接口 (SPI) 回读寄存器 0x46 的位 [5:0]。假设其值为A，将系统中所有需要的 LO 频率对应的寄存器值保存到 EEPROM。由此便可确定频率和相关寄存器值的表格。

4️⃣ 为缩短LD时间，将 ADRF6820 置于手动频段选择模式，并用第 3 步收集到的数据手动编程。手动编程步骤如下：

将寄存器 0x44 设置为 0x0001：禁用频段选择算法；
将寄存器 0x45 的位 7 设为 1，从而将 VCO 频段源设为已保存的频段信息，而不是来自频段计算算法。用第3步记录的寄存器值设置寄存器 0x45 中的位 [6:0]；
通过寄存器 0x22 的位 [2:0] 选择适当的 VCO 频率范围；
根据所需频率更新寄存器 0x02、寄存器0x03和寄存器 0x04。寄存器 0x02 设置分频器 INT 值，即 VCO 频率 / PFD 的整数部分；寄存器 0x03 设置分频器 FRAC 值，即 (VCO 频率/PFD − INT) × MOD；寄存器 0x04 设置分频器 MOD 值，即 PFD/频率分辨率；
监视 LD 以检查频率是否锁定。例如，PFD = 30.72 MHz 且 LO = 1600 MHz。