SiC 器件专有的可靠性保证途径及其重要性

SiC 器件专有的可靠性保证途径及其重要性

作者：英飞凌科技 SiC 副总裁Peter Friedrichs 博士

近几十年来，碳化硅 (SiC) 半导体器件的应用在逐步增长，特别是在功率电子领域，这些器件能够提供更高的效率、更高的电压和更小的外形尺寸。早期的 SiC 器件故障率较高，这影响到它们在市场中的采用，很明显，这些故障率是由于与硅器件相比，SiC 功率器件的材料特性和工作模式存在重大差异。

作为一家开发SiC技术的领先厂商，英飞凌认识到需要更新基于硅器件模型而制定的现有可靠性测试标准，以保证碳化硅器件达到足够高可靠性水平。英飞凌的方法侧重于碳化硅可靠性的三个特定领域。

栅极氧化层(GOX)稳定性

SiC MOSFET 的外在缺陷密度比相应Si 产品大得多，导致故障概率可能比要求高 4 个数量级。GOX 中的外在缺陷会导致局部变薄效应，对于给定的栅极偏压，结果会出现更高的电场和更短的击穿时间。

图 1：栅极氧化层中的外在缺陷导致局部变薄效应。

英飞凌在测试过程中使用创新的筛选技术，能够从发运给客户的众多产品中识别和消除潜在的缺陷器件。高栅极电压应力脉冲能够识别具有关键外在缺陷的器件，同时确保没有关键外在缺陷的其他器件能够继续使用。

偏压温度不稳定性也会影响 GOX 的可靠性。由于施加到氧化物电场引起的漂移效应，导致阈值电压和导通电阻变化，通常会变到更高值，而导通电阻的增大会导致器件温度升高以及潜在的热失控。

除了这些众所周知的 SiC 静态偏压温度不稳定性之外，第二种机制也可能导致漂移，即由器件开关所导致。这种额外的阈值漂移量受开关频率和导通偏压影响，可以通过确保器件保持在其安全工作区域内来进行控制，如本应用笔记 AN2018-19 中所述。

本体二极管性能

由于衬底材料中的缺陷，MOSFET 本体二极管可能会发生双极退化，从而导致漂移区中堆垛层错（stacking faults）的增加。这些堆垛层错减小了芯片的有效面积，使 RDS(ON) 随时间漂移，并增大本体二极管的 VSD。由于堆垛层错在到达芯片表面时停止增加，因此这种效应会达到饱和，达到饱和的时间由通过 PN 结的电流和结温决定。然而，MOSFET 的击穿电压和开关特性则不受这种退化影响，因此，只要饱和后的 RDS(ON) 或 VDS 值仍可以保持在数据表允许范围内，那么就不会对其运行产生长期的负面影响。

英飞凌采用两种专用措施来消除双极退化导致的违反数据表规范的风险。首先，优化的芯片生产工艺抑制了堆垛层错的形成。其次，英飞凌如上所述的筛选工艺能够消除任何具有高度缺陷的器件。

宇宙射线

高能宇宙射线的连续照射会破坏 SiC 器件的电场分布，导致器件内发生雪崩事件，使其短路，甚至使其损坏：单次事件烧毁 (SEB)。这种故障率随着宇宙射线入射时刻的电场呈指数增长，并且实验表明，如果器件施加的电压是按照实际雪崩击穿电压归一化考虑，宇宙射线的故障率基本类似。

可以通过增加厚度和降低漂移层或基底层的掺杂来提高单次事件烧毁的稳健性，从而提供更高的雪崩击穿电压，但代价是具有更高的导通损耗。

宇宙射线辐射故障率随海拔高度呈指数增长，因此需要针对具体应用细节进行考虑。例如随时间推移所施加的电压和应用所处的海拔高度，以及所需的使用寿命等因素。尽管数据表无法提供明确的宇宙射线故障率，但英飞凌的全球应用工程师网络可以帮助客户根据英飞凌测试数据、任务概况和应用详细信息计算总体故障率。

产品发布流程和稳健性验证方法

基于 25 年SiC 功率器件的产业经验，英飞凌制定了自己的专有质量保证计划。此外，通过积极参与JEDEC 等各种标准化机构，并在其中担任领导角色，英飞凌确保这些自身的专业知识能够使更广泛的市场受益。

英飞凌的途径可涵盖整个产品“浴缸式（bathtub）”曲线，参见图 1。密集筛选能够去除所有潜在的高缺陷水平器件，并且所有英飞凌产品都会定期根据相关标准进行测试，这些标准包括HTRB、H3TRB 和 HTGS等。所有标准化测试至少一次要进行3000小时，英飞凌的技术所经历的测试远远超出了相关标准的要求，从而能够严格探索产品的寿命终止界限。

图 2：英飞凌的途径涵盖了整个产品的“浴缸”曲线。

这种针对产品发布和稳健性验证的全面方法能够确保所有 CoolSiC™ MOSFET都具有极高可靠性，并且在上述任何测试中都没有发现系统的 EoL 机制。

欲查阅有关 CoolSiC™ 可靠性的更多信息，请点击这里。