数据总线控制电路图

数据总线控制电路图如图所示

本电路具有判断数据变化、锁定和输出选通脉冲的功能。图中假定是4为总线。平时，各“异或”门输出为“0”态，则选通输出也为“0”态。

若任一输入端改变状态，则对应的“异或”门立即输出“1”，该跳变反馈到4个D触发器的时时钟端，锁定总线状态。然后，4个“异或”门又全部输出低电平。

选通输出端的脉宽约为几百纳秒，发光二极管直观反映总线状态。