• Chiplet互连接口的底层协议，从UCIe标准到3D堆叠的信号完整性挑战

    Chiplet技术通过模块化设计将复杂芯片拆分为多个独立小芯片，利用先进封装技术实现高密度互连，成为突破传统单片集成性能瓶颈的关键路径。其核心挑战在于构建标准化、低延迟、高带宽的互连接口协议，并解决3D堆叠封装带来的信号完整性难题。UCIe作为行业主导的开放标准，与3D堆叠封装技术共同推动Chiplet生态发展，但也面临多维度技术挑战。

    嵌入式分享
    2025-06-04
    Chiplet 3D堆叠

  • 市场中的GPS汽车导航仪在硬件上的差距在哪里？

    在太空中有24颗卫星组成一个分布网络，分别分布在6条离地面2万公里、倾斜角为55°的地球准同步轨道上，每条轨道上有4颗卫星。

    嵌入式分享
    2025-06-03
    卫星

  • 医疗设备中的DSP安全设计：HIPAA合规与数据隐私保护

    医疗设备智能化进程，数字信号处理器(DSP)作为核心计算单元，承担着实时处理生物电信号、医学影像等敏感数据的重任。然而，随着医疗设备与网络互联的深化，数据泄露风险显著增加。美国《健康保险流通与责任法案》(HIPAA)明确要求医疗机构及其合作伙伴对电子受保护健康信息(ePHI)实施严格保护，这为医疗设备中的DSP安全设计提出了硬性合规要求。本文将从HIPAA合规框架出发，探讨医疗设备DSP安全设计的关键路径。

    嵌入式分享
    2025-05-23
    DSP 医疗设备

  • 数字信号处理器（DSP）架构演进：从冯·诺依曼到哈佛结构的优化之路

    数字信号处理器(DSP)作为实时信号处理的核心器件，其架构设计直接决定了运算效率与功耗表现。自20世纪70年代DSP理论诞生以来，其硬件架构经历了从冯·诺依曼结构到哈佛结构的演进，这一过程体现了对实时性、并行性与存储带宽的持续追求。

    嵌入式分享
    2025-05-23
    DSP 冯·诺依曼

  • 实时操作系统（RTOS）在DSP中的移植与性能调优

    随着嵌入式系统对实时性、多任务处理能力的需求日益增长，实时操作系统(RTOS)在数字信号处理器(DSP)中的移植与性能优化成为关键技术课题。DSP以其高效的数值计算能力和并行处理特性，广泛应用于通信、图像处理、工业控制等领域，而RTOS的引入则进一步提升了系统开发的灵活性与可靠性。本文将探讨RTOS在DSP中的移植流程、关键技术点及性能调优策略。

    嵌入式分享
    2025-05-23
    DSP RTOS

  • 开源DSP生态崛起，RISC-V架构在信号处理领域的应用前景

    数字信号处理(DSP)技术持续演进，开源指令集架构RISC-V的崛起为传统DSP领域注入了新的活力。凭借其开放、灵活、可定制的特性，RISC-V不仅打破了传统DSP架构的知识产权壁垒，更通过与专用指令集的结合，推动DSP在通信、工业控制、人工智能等领域的创新应用。随着国产DSP生态的逐步完善，RISC-V架构在信号处理领域展现出广阔的应用前景。

    嵌入式分享
    2025-05-23
    DSP RISC-V

  • 基于DSP的硬件加速器设计：卷积神经网络（CNN）的专用指令扩展

    随着卷积神经网络(CNN)在计算机视觉、语音识别等领域的广泛应用，其计算密集型特性对硬件性能提出严峻挑战。通用处理器受限于指令集与架构设计，难以高效处理CNN中高重复性的矩阵乘积累加(MAC)操作。数字信号处理器(DSP)凭借其并行计算能力、低功耗特性及可编程性，成为加速CNN推理的理想平台。通过设计专用指令扩展，DSP可针对CNN计算模式进行深度优化，实现性能与能效的双重提升。

    嵌入式分享
    2025-05-23
    DSP 硬件加速器

  • 低功耗DSP芯片设计：动态电压频率调节（DVFS）技术解析

    随着物联网、可穿戴设备与边缘计算的普及，低功耗DSP芯片需求激增。传统静态功耗管理技术(如时钟门控)难以应对动态负载场景，而动态电压频率调节(DVFS)技术通过实时调整电压与频率，成为突破能效瓶颈的关键。本文从技术原理、硬件实现、算法优化及应用挑战等维度，解析DVFS在低功耗DSP芯片设计中的核心价值。

    嵌入式分享
    2025-05-23
    DSP DVFS

  • DSP芯片的硬件安全机制：侧信道攻击防护与可信执行环境（TEE）

    数字信号处理(DSP)芯片广泛应用于工业控制、通信、汽车电子等领域，其硬件安全性成为制约系统可靠性的核心问题。攻击者可通过侧信道攻击窃取敏感数据或破坏芯片功能，而可信执行环境(TEE)则为代码与数据提供了隔离的运行空间。本文结合侧信道攻击原理与TEE技术，探讨DSP芯片的硬件安全防护机制。

    嵌入式分享
    2025-05-23
    硬件安全 DSP芯片

  • TI CCS与Xilinx Vitis对比，DSP开发工具链的生态竞争

    在嵌入式开发领域，工具链的生态竞争直接影响开发效率与产品竞争力。德州仪器(TI)的Code Composer Studio(CCS)与赛灵思(Xilinx)的Vitis作为两大主流平台，分别在DSP与FPGA/SoC开发中占据核心地位。前者凭借与TI DSP芯片的深度绑定，在工业控制、通信等领域形成稳固壁垒;后者通过统一软件平台策略，试图打破硬件加速领域的生态割裂。本文从技术架构、生态支持、用户体验等维度对比两者，揭示DSP开发工具链的竞争本质。

    嵌入式分享
    2025-05-23
    Xilinx TI

  • DSP仿真调试技术，JTAG接口与逻辑分析仪的协同使用

    数字信号处理(DSP)系统开发，仿真调试是确保算法正确性与硬件可靠性的关键环节。随着DSP芯片功能复杂度的提升，传统调试手段已难以满足需求，而JTAG接口与逻辑分析仪的协同使用，通过硬件级调试与信号级分析的结合，为开发者提供了高效、精准的调试解决方案。

    嵌入式分享
    2025-05-23
    DSP 仿真 JTAG

  • 零拷贝数据传输实战：DMA环形缓冲区与内存池的双重优化策略

    在嵌入式系统、网络通信等对数据传输效率要求极高的场景中，零拷贝技术能够显著减少数据在内存中的拷贝次数，降低CPU负载，提高系统性能。DMA（直接内存访问）环形缓冲区与内存池相结合的双重优化策略，为实现高效的零拷贝数据传输提供了有力支持。

    嵌入式分享
    2025-05-22
    嵌入式系统 DMA 零拷贝

  • 端侧TinyML模型部署：TensorFlow Lite Micro在ESP32-S3上的量化与加速

    随着物联网（IoT）设备的广泛应用，在端侧设备上运行机器学习（ML）模型的需求日益增长。TinyML作为专注于在资源受限的微控制器上部署ML模型的技术，为物联网设备赋予智能能力提供了可能。TensorFlow Lite Micro是TensorFlow Lite针对微控制器优化的版本，ESP32-S3是一款性能出色且资源相对丰富的微控制器，将TensorFlow Lite Micro部署到ESP32-S3上并进行模型量化与加速，是实现端侧智能的有效途径。

    嵌入式分享
    2025-05-22
    物联网 ESP32-S3 端侧TinyML模型

  • 嵌入式设备语音前端处理：基于CMSIS-DSP的噪声抑制与VAD算法优化

    在嵌入式语音交互设备中，如智能音箱、语音遥控器等，语音前端处理至关重要。它直接影响语音识别的准确性和用户体验。噪声抑制用于降低环境噪声对语音信号的干扰，而语音活动检测（VAD）则用于判断语音信号中是否存在有效语音，避免将噪声误判为语音进行处理，从而节省计算资源。CMSIS-DSP（Cortex Microcontroller Software Interface Standard - Digital Signal Processing）库为嵌入式设备上的数字信号处理提供了高效的函数实现，基于它优化噪声抑制与VAD算法，能有效提升嵌入式设备的语音处理性能。

    嵌入式分享
    2025-05-22
    嵌入式设备 CMSIS-DSP

  • RISC-V+NPU异构计算：嘉楠K230芯片的AI图像识别全流程解析

    在人工智能蓬勃发展的当下，边缘端AI计算需求日益增长。嘉楠K230芯片凭借其创新的RISC-V+NPU异构架构，为边缘端AI图像识别等应用提供了强大的计算能力。RISC-V架构具有开源、灵活的特点，NPU（神经网络处理器）则专门针对神经网络计算进行优化，两者结合能有效提升AI图像识别的效率与性能。

    嵌入式分享
    2025-05-22
    RISC-V NPU异构计算 嘉楠K230芯片
首页 上一页 1 2 3 4 5 6 7 8 9 10 下一页 尾页
更多
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多