嵌入式

Git管理FPGA工程：版本分支划分与比特流文件增量归档方案

FPGA工程与纯软件工程有本质区别——RTL代码、IP核、约束文件、仿真波形、比特流文件混杂在一起，单个比特流可能几十MB到几百MB，且二进制文件无法diff。用Git管理时，如果不做分支规划和二进制文件处理，仓库会迅速膨胀到几十GB，clone和pull变得缓慢，历史记录也难以追溯。本文从分支模型和比特流归档两个维度，给出可落地的方案。

基于C的Linux驱动开发：字符设备注册与用户空间数据交互实操

Linux驱动开发中，字符设备是最基础也最常用的类型——它像文件一样通过open/read/write/close与用户空间交互。很多嵌入式工程师在写第一个驱动时，往往卡在设备号的申请、cdev的注册以及数据拷贝的细节上。本文以一个虚拟字符设备"mydev"为例，从头到尾走通注册流程和数据交互。

TCL脚本在Vivado中的应用：批量生成FPGA约束文件与工程自动化

Vivado的本质是"TCL解释器+GUI外壳"——你在界面上点的每一个按钮，底层都是一条TCL命令。FPGA项目规模一大（多版本器件、总线化IO、团队协作），靠GUI点点点既不可重复也容易出错。TCL脚本才是工程化的正路：一次编写，无限次复现，还能挂到Jenkins/GitLab CI上做持续集成。下面讲两个最常用的实战场景。

嵌入式C代码优化：工业控制场景下函数重入性与栈溢出防护

工业控制器（PLC、运动控制、RTU）的软件通常在裸机中断+主循环或RTOS多任务环境下运行。两个隐蔽的致命陷阱是函数重入和栈溢出——前者导致全局变量被破坏，后者让系统静默死机。本文分享实用的编码防护技巧。

Python自动化PCB检查：批量识别Altium文件中的走线宽度违规项

PCB设计完成后，走线宽度是否符合工艺规则是制板前的硬门槛——电源线要求20mil以上、信号线8mil、差分对5mil，任何一个违规都可能导致短路或断路。人工肉眼检查几十上百条走线既费时又容易漏，而Python配合Altium文件解析库可以一键扫描整个板子，把违规项列成表格。下面以开源库py-altium为例，展示如何批量识别Altium Designer的.PcbDoc文件中的走线宽度违规。

ROS2 Fast DDS嵌入式配置：多板卡分布式通信快速上手

嵌入式ROS自主探索机器人：未知环境自动巡图与边界检测

嵌入式机器人ROS可视化：Rviz2远程投屏低延迟配置方案

基于Cartographer与树莓派5的嵌入式室内机器人实时建图系统

轻量化GMapping嵌入式移植：低算力RK3576巡检小车地图构建

多传感器融合SLAM：ROS嵌入式激光+视觉IMU联合定位实现

窄通道场景嵌入式机器人：ROS改进Dijkstra路径规划优化

单目视觉VSLAM在树莓派ROS嵌入式端部署与性能测试

ROS嵌入式导航多机协同：多小车分区巡逻通信调度系统

室外小型无人车ROS嵌入式方案：GPS+激光融合定位开发