LMK04000系列产品的相位噪声性能测试

1.0 前言

编写本应用笔记的目的，是为了表现LMK04000系列精 密时钟去抖电路的时钟信号的相位噪声和抖动测量结果， 展示时钟信号输出端的相位噪声与VCXO相位噪声之间的关 系。由于采用了级联的双重PLL架构，LMK04000系列提供 了出色的信号抖动清除功能。图1示出了一个双PLL架构的框 图。该图还画出了一个时钟分配电路，该电路接续在VCO输 出之后。

第一个PLL采用了很窄的环路带宽，以便让外接的VCXO 的频率锁定到输入的参考时钟信号上。极窄的环路带宽可以 抑制参考时钟信号中的大部分相位噪声，使得VCXO的相位 噪声成为主要的噪声分量。频率被锁定后的VCXO作为基准 时钟输入第二个PLL，后者采用了较大的环路带宽，以便实 现其内置的VCO的锁定。这一较大的环路带宽意味着VCO的 相位和频率都锁定到VCXO上，因此VCXO的噪声成为主要 分量。对于高于环路带宽的信号相位噪声，内部的VCO的相 位噪声和输出分频器与驱动器将决定输出信号的相位噪声。

考虑合成器的输出端的总相位噪声，就可以更直观地演示这 一点。由于频率合成器的噪声决定了时钟的输出噪声，只需 考察合成器的噪声就足够了，不需要考虑输出驱动电路带来 的噪声恶化。如下的公式表明，总的噪声是基准时钟噪声、 PLL噪声和VCO噪声的加权和：

点此下载全文PDF资料： LMK04000系列产品的相位噪声性能测试.pdf