一种新的嵌入式MPEG-4DVR系统设计

目前，视频监控已步入了全数字化的多媒体网络时代，在这一开发背景下，文章详细介绍了基于VW2010编解码芯片、FPGA和嵌入式CPU设计的嵌入式MPEG-4 DVR监控系统的设计方式，并在此基础上进一步介绍了VW2010芯片的应用。
　　　

1引言

　　随着网络带宽、计算机处理能力和存储容量的快速提高，以及如MPEG-4、H.264等各种视频编码技术的涌现，从而使嵌入式DVR网络监控系统得以迅速发展与普及。

　　MPEG-4标准[1]采用基于对象的编码理念，支持内容的可分级性，并具有基于内容的交互性、高效的压缩性和通用的访问性等特点。MPEG-4提供了易出错环境的鲁棒性，来保证其在许多无线和有线网络及存储介质中的应用。因此，在嵌入式多媒体网络监控系统中采用MPEG-4视频压缩技术不仅能够获得其在视频处理方面的诸多优势，而且有利于网络的实时传输及硬盘存储，实现真正意义上的网络远程实时监控。

　　文章针对实际需求，提出了采用VW2010编解码芯片为核心的嵌入式MPEG-4 DVR监控系统的设计方案，详尽介绍了系统的设计原理和VW2010芯片的应用。此次设计结合了高效的音视频处理技术、大容量的信息存储技术、网络传输技术以及低功耗高稳定性的嵌入式技术于一身，是当代安防领域的新应用，在高端视频监控领域具有较广阔的应用前景。

　　2 DVR系统硬件设计原理

　　2.1 系统组成

　　由图1系统实现框图所示，系统框图中蓝色虚线为I2C总线，黑色粗线为地址数据和控制总线。系统硬件核心由：VW2010编解码芯片[2]、AT91RM9200嵌入式CPU[3]，以及EP1C6 FPGA处理芯片[4]构成。整个系统共分5大功能模块，分别为：视频前端解码A/D转换模块、视频预处理及后处理FPGA模块、MPEG-4编码和解码模块、主控制芯片AT91RM9200模块、视频后端编码D/A转换模块。

　　视频前端解码A/D转换模块：

　　视频前端解码A/D转换模块选用SAA7115（一路实时或两路分时）或者TW2824（四路实时）视频解码芯片来实现视频信号采集，并对采集获得的视频信号进行模数转换。然后向视频预处理及后处理FPGA模块输出ITU-R.BT.656标准的8bitYUV数字视频信号，以及所需的8bit的VBI信号。SAA7115和TW2824可分别由主控制CPU或VW2010芯片通过I2C总线进行控制。当在视频预处理及后处理FPGA模块中进行特殊图像处理时，由主控制CPU采用I2C总线模式进行控制；当无需特殊处理时，可把视频预处理及后处理FPGA模块视为直通数据传输通道，此时可由VW2010芯片自带的ICI总线模式直接对其进行控制。

图1 MPEG-4 DVR系统实现框图

　　视频预处理及后处理FPGA模块：

　　视频预处理及后处理FPGA模块采用Cyclone-EP1C6芯片进行视频图像的特殊处理以及系统所需的时序生成。由主控制CPU通过I2C总线和系统控制总线对其实现的功能逻辑进行直接控制。该模块主要实现三个功能