嵌入式逻辑分析仪加速SoPC设计

将可编程逻辑与cpu子系统集成于同一芯片令系统设计者可以在一定范围内决定某些功能的实现方式，aes先进加密标准算法的硬件实现即为这样的特殊应用实例。aes加密是互联网协议安全规范(ipsec) 的基础模块，提供增强无线连接安全性的ieee802.11i规范也采纳aes为其加密算法，因而传统通讯设备供应商需要增加aes模块以提供更全面的vpn服务。由于aes算法直接面向位操作，所以，它在可编程逻辑上可以得到非常高效的实现。 　　 分析仪及其工作环境
fs2(first silicon solutions)公司的在系统分析仪支持基于quicklogic公司的嵌入式标准产品quickmips的单片系统硬件和软件开发。除了完全支持quickmips片上mips处理器的所有调试功能之外，该分析仪还内建可配置逻辑分析监控单元(clam)，该单元可以从片外追踪并触发quickmips可编程逻辑的1024个指定信号。fs2探测器可 通过14针ejtag调试连接头以及1根10针(或38针)的追踪电缆来连接目标系统。quickmips可编程逻辑中的片上仪器应用模块(oci)通过fs2追踪电缆与用户指定的内部信号相连，用于追踪和触发。
除可编程逻辑之外，quickmips内还集成了32位mips 4kc处理器和一系列片上外设。这些片上外设包括2个以太网接口、2个串口、1个32位66mhz的pci 主从接口、1个sdram和sram控制器、4个定时器以及1块片上sram。所有外设、处理器和可编程逻辑均通过amba总线连接(见图1)。amba总线为这些连接提供5个片上可用端口，包括先进高性能总线(ahb)主/从接口各1个以及3个先进外围总线(apb)从接口。任何实现于可编程逻辑的电路均可通过上述片上amba总线端口实现与处理器以及片上外设的连接，设计者可以根据实际需要使用上述5个端口中的不同组合来连接电路。quickmips的片上mips处理器也支持增强jtag(ejtag)接口。ejtag接口除支持处理器实现中止、单步、重启以及软件断点等调试功能之外，还包括指令/数据虚拟地址、硬件断点以及支持外部ejtag探测仪的tap端口。
图1 quickmips片上可用资源框图