数字相机用CCD信号处理器

来源：《电子产品世界》 ccd（电荷耦合器件）信号处理器vsd2100是一款完整的数字相机ic，它为ccd阵列输出提供信号调理和10位a/d变换。它所提供的ccd信号处理包括：从像素获取视频信息的相关双取样（cds）；与供变化的照明度条件用的数字控制相当的0d到+34db增益；为得到精确黑色基准的黑色电平箝位。该主信号处理器的特性包括53db snr。其10位a/d变换的变换率达27mhz，而且没有漏代码。低电压（2.7v到3.6v），低功率（2.7v为160mw,3.0为190mw）便携工作。 它的应用包括：视频相机，数字静止相机，pc相机和保密相机。 vsp2100y功能框图示于图1，其中ccdd：ccd信号输入，ccdr：伪反馈回路外接电容，refck：cds基准取样脉冲，datck：cds数据取样脉冲，wrt：串行数据输入的写脉冲，sd：d/a变换器串行数据输入，sclk：串行数据输入的时钟，dacout：d/a变换器输出，0b：光学黑色箝位脉冲，adck：数字数据输出锁存时钟，drvdd：数字输出（b1～b10）的数字电源。从图1可见，ccd阵列的输出先送到相关双取样器（cds），然后到有对数控制特性的电压控制衰减器（vca），并在加到10位a/d变换器输入之后送到输出放大器，采用两个校正周期来降低其失调变化。在伪像素时间期间激励输入自动零电路以清除相关双取样器的失调。在光黑色定时期间用另一个自动零电路来消除与输出放大器有关的失调和来自cds的剩余失调。 相关双取样器（cds）去掉来自图像传感器输出的低频噪声。在基准时段期间和数据时段期间对来自ccd阵列的输出取样。用减法消除呈现在输入端，并比像素时段大一个周期的噪声。vsp2100采用一种三track/hold相关双取样器结构（见图2）。track/hold2在基准时段期间被refck信号取样。track/hold3在数据track/hold1被datck信号取样的相同时间被重新取样。这样做是为了去掉来自track/hold2的大的瞬变，这种大的瞬变是跟踪和保持采集时间期间所呈现出的复位瞬变的一部分。track/hold3的输出经电压跟随器缓冲。