TI提高性能和I/O带宽的新型DSP

德州仪器 (ti) 宣布推出 tms320c6455 dsp，该款产品可实现更高性能、更精简代码、更多片上存储器以及超高带宽的集成外设，包括用于处理器间通信的 serial rapidio® 总线。该款新型dsp提升了2 至 12 倍的性能及 i/o 带宽，使电信、网络与视频基础设施终端设备以及高端成像系统开发人员可大幅增强系统性能，并在系统内集成更多的高带宽通道，实现更完美的影像质量，同时推出更高效率的软件产品以加快产品的上市进程。

新型 c6455 dsp 集成了 serial rapidio 及其他新型的高带宽外设，并能够与先前的 tms320c64x™ 器件实现全面的代码兼容性。与此前的 1 ghz c64x™ dsp 相比，该芯片的新型外设与特性包括： · serial rapidio，互连速率每秒高达 25 gbits，实现了极高的多处理性能，比此前的外部存储器接口快 12 倍；
· 千兆以太网存储接入控制器 (mac) 的以太网带宽比此前 c64x 器件的 10 倍；
· 双数据速率 (ddr2) 外部存储器接口实现了现有设备吞吐量的两倍；
· 66 mhz 外设组件互连 (pci) 总线接口，频率比前代处理器翻一番；
· 2 mb 的 l2 存储器，为 oem 厂商提供了比此前 c64x 器件翻一番的存储器容量。

c6455 dsp 的集成型业界标准 serial rapidio 总线降低了对用于交换与处理器汇聚的额外器件的需求，从而降低了整体系统成本。serial rapidio 互连获得了业界领先的器件、系统以及软件制造商协会的支持，实现了高速的分组交换点对点连接。因此，serial rapidio 可以更轻松地实施多重处理，为多处理器上实施多通道提供了性能突破。对于视频基础设施应用而言，1 倍速链接对于设备间传输高清晰度 (hd) 1080i 原始视频就已经足够了，而 4 倍速链接则可方便地在有空余带宽的设备间传输 hd 1080p 原始视频。在具有大型“dsp阵列”的基础设施应用中使用 serial rapidio 可为 oem 客户降低系统成本（减少器件数、缩小电路板尺寸和/或降低器件成本）。

c6455 dsp 建立在增强型 c64x+ dsp 内核基础之上，该内核添加了专用的新指令，与基于 ti 当前的高级 c64x dsp 架构的代码相比，代码尺寸平均缩短了 20% 至 30%，周期效率提高了 20%。新指令包括复杂的 32 位宽乘法以及同步加减法指令 (simultaneous add/subtract instruction)，提高了快速傅里叶变换 (fft) 以及离散余弦变换 (dct) 的性能。内核每个周期可执行 8 个 16x16 乘法与加法指令，比当前 c64x dsp 内核的每周期执行指令翻了一番。由于新型 c64x+ 指令集是 c64x 指令的超集，因此新器件的软件对象代码与现有 c64x dsp 的代码可实现 100% 的兼容性，使客户可继续充分利用其软件投资，并立即开始投入新 c6455 dsp 的设计工作。

ti 的 code composer studio™ 集成开发环境 (ide) 是业界最完整而又简便易用的 dsp ide，包括业界最先进的优化 c 编译器以及代码调整开发工具。业界最广泛的 dsp 第三方网络可为视频会议、语音与视频网关、媒体服务器以及先进的计算机电话集成 (computer telephony integration) 讯息发送功能等应用提供算法，以简化产品设计工作和加速上市进程。由于 c6455 dsp 可与前代 c64x dsp 实现全面的代码兼容性，因此客户立即就可使用现有的 c 编译器、汇编器、连接器以及模拟器开展开发工作。

ti 还提供最低噪声与最小失真的全差动放大器 ths4509，其能驱动各种高速模数转换器 (adc)，如 14 位、125 msps 模数转换器 ads5500。ti 高性能模拟与 dsp 产品还能为宽带应用提供最先进的信号链。ti 将于 2005 年 6 月 27 日开始接受预量产订单，于 2005 年第三季度提供首批产品；并将于 2006 年第二季度全面投入量产。该器件采用 697 引脚24 x 24 毫米球格阵列 (bga) 封装，批量为万件时，1 ghz 器件的单价为 259 美元，850 mhz 器件为 219 美元，720 mhz 器件则为 179 美元。