Cadence携手ARM提供多核与低功耗器件的参考方法学

cadence与arm 宣布推出两种由它们联合开发的新的实现参考方法学，一种用于arm11(tm) mpcore(tm)多核处理器，另一种用于arm1176jzf-s(tm)处理器的低功耗实现，后者集成了arm intelligent energy manager (iem(tm))技术。

　　基于arm1176jzf-s处理器的低功耗参考方法学提供了支持iem技术所需的增强特性，并支持iem技术采用的动态电压(dynamic voltage)和频率调节(frequency scaling (dvfs)硬件方法。iem技术已被证明可减少超过60%的cpu能耗。 　　这些参考方法学包容通用功率格式(common power format , cpf)，可实现功耗域、功耗模式、电平转换和隔离规则的清楚详述，以使先进低功耗设计方法自动化。这些方法学充分利用了cadence low-power solution的许多产品，包括cadence soc encounter(tm) rtl-to-gdsii系统，全局综合encounter rtl compiler，encounter conformal low power，及voltagestorm电源线分析。　　cadence产品营销副总裁mike mcaweeney表示，“工程团队使用这些参考方法学有助于减少定制设计的流片时间，从而获得可观的上市时间和成本收益。”　　这些参考方法学计划在2008年上半年发布这些新处理器时推出。