TMS320C6000系列DSP维特比译码程序优化设计

卷积码因为其编码器简单、编码增益高以及具有很强的纠正随机错误的能力，在通信系统中得到了广泛的应用。基于最大似然准则的维特比算法(va)是在加性高斯白噪声(awgn)信道下性能最佳的卷积码译码算法，也是常用的一种算法。一般来说，实现软判决维特比译码可以有三种方案供选择：专用集成电路(asic)芯片、可编程逻辑阵列(fpga)芯片以及数字信号处理器(dsp)芯片。参考文献[3]对这三种方案的优劣做了详细的比较。使用dsp芯片实现译码是最为灵活的一种方案，但速度也是最慢的，因为整个译码过程都是由软件来实现的。在近年来兴起的软件无线电技术中，要求采用可编程能力强的的器件(dsp、cpu等)代替专用的数字电路。对信道编解码而言，这样做的优点在于只需要在程序上加以少量改动，就可以适应不同的编码速率以及各种通信系统所要求的不同的编解码方法。然而速度的瓶颈限制了dsp译码在实时系统中的应用，因此提高dsp的译码速度对于软件无线电有着重要的意义。本文的目的就是通过对译码程序结构优化，来提高dsp芯片执行va算法的速度。1维特比译码器首先，需要定义两个将在本文中用到的术语：
输入帧--每次输入译码器的比特；
输出帧--对应一个输入帧，译码器输出的比特。
图1所示是卷积码译码器(va算法)的一种典型结构。以(2，1，7)卷积码为例(输入帧含2比特，输出帧为1比特)，来说明译码器的三个主要部分。1．1支路度量计算单元(bmg)计算当前输入帧对应的128条支路的路径度量值，并将其存人支路度量存储单元(bmm)。1．2加比选单元(acs)将支路度量值与相连的前面的路径度量值相加得到延伸后的新路径的度量值；比较连接在同一个状态上的两条新路径的度量值；选择其中度量值较小的那条路径(幸存路径)，并将它的度量值存储到新路径度量存储器(sm)中，幸存路径值(对应编码状态的输入比特)存储到路径存储器(pm)中。
1．3幸存路径计算单元找到64条幸存路径中度量值最小的一个(最大似然路径)，通过回溯操作(traceback)在pm中找出该路径对应的所有输入比特，依次输出即为译码结果。每输出一帧，都对应着一次支路单元计算和64次acs操作。acs操作在总的运算时间里占了很大的比例。程序优化的主要工作就是设法减少每个acs操作所需要的时钟周期数。2 tms320c6000 dsp芯片的特点tms320c6000系列dsp是基于tms320c6000平台的32位浮点dsp处理器。它包含两个子系列：用于定点计算的tms320c62x系列和用于浮点计算的tms320c67x系列tms320c6000系列cpu结构如图2所示。时钟频率最高可达到250mhz。该系列dsp包含两个通用的寄存器组a和b，每组有16个32位的寄存器。芯片内含8个运算功能单元：两个乘法器(．m1和．m2)；六个算术逻辑单元(．l1．l2．s1．s2．d1．d2)。所有单元都能独立并行操作。以tm320c6701为例，它的工作频率最高为167mhz，最快速度可达8×167=1336mips。
实际上，要实现这个速度存在很多瓶颈，主要有下面几种限制：(1)功能模块的限制 8个功能模块能够执行的指令不尽相同。在实际程序中，由于程序流程的限制，指令的位置不能随便调换，因此不可能在每一个时钟周期都让8个模块同时工作。程序优化的主要手段就是要提高指令的并行程度，即平均每一周期内同时执行的指令数。(2)交叉路径(cross path)的限制 每一个功能模块都只能对其所属的寄存器组中的寄存器进行直接操作。例如．l1只能将结果直接写入寄存器组a。如果要对另一个寄存器组执行读或写操作，需要用到"交叉路径"，而整个cpu中只有两条交叉路径。也就是说，一个周期内至多能同时容纳两个相反方向的交叉读写。(3)多周期指令的限制 ld命令的功能是将数据从存储器读到寄存器中，由．d模块执行。但执行ld命令后必须等待4个周期才能得到需要的数据。类似这样的需要多个周期才能完成的命令(例如跳转指令b)都成为提高指令并行处理程度的障碍。(4)对长数据操作的限制 c6000指令集只能以8比特、16比特、32比特或者40比特为单位对数据进行操作。3 va在dsp上的优化实现acs操作是整个va算法中运算量最大的部分。在通常的程序设计中，使用一种对称的蝶形运算实现acs操作，每次可以完成两个acs操作。因此优化的核心