海力士成功运用硅穿孔技术制造16GbDRAM
时间:2011-03-11 14:13:22
[导读]海力士9日对外宣布,成功运用硅穿孔(TSV)封装技术制成40纳米2GbDDR3DRAM+16GbDRAM,这是首度诞生单一封包内呈现高容量16Gb的产品。海力士称,该产品若制作成模块,最大可实现64GB的高容量,适合应用于需要大容量内存
海力士9日对外宣布,成功运用硅穿孔(TSV)封装技术制成40纳米2GbDDR3DRAM+16GbDRAM,这是首度诞生单一封包内呈现高容量16Gb的产品。海力士称,该产品若制作成模块,最大可实现64GB的高容量,适合应用于需要大容量内存的服务器或工作站。
若想要以多芯片封装(MultiChipPackage;MCP)或迭层封装(Packageonpackage;PoP)等打线接合(wirebonding)方式,堆栈DRAM呈现出高容量产品,则较为困难。
业界采用过去的堆栈芯片技术,将使线路过于繁杂,且有增大封包的缺点。海力士将芯片垂直堆栈,采TSV技术形成封包,可堆栈的数量为打线接合制程的2倍以上,且传输速度提升约50%、耗电量减少约40%。
海力士研究所长洪性柱表示,以TSV制造高容量内存的技术在未来2~3年内,将可能成为内存产业的核心技术。
TSV技术未来可望成为将内存芯片、系统芯片、图像传感器(ImageSensor)等统合至1个封包的核心技术。海力士计划2013年将以该产品制作成64GB模块并进行商用化,目前正在准备量产,并同时促进较行动DRAM速度快8倍的WideI/OTSV开发作业。
若想要以多芯片封装(MultiChipPackage;MCP)或迭层封装(Packageonpackage;PoP)等打线接合(wirebonding)方式,堆栈DRAM呈现出高容量产品,则较为困难。
业界采用过去的堆栈芯片技术,将使线路过于繁杂,且有增大封包的缺点。海力士将芯片垂直堆栈,采TSV技术形成封包,可堆栈的数量为打线接合制程的2倍以上,且传输速度提升约50%、耗电量减少约40%。
海力士研究所长洪性柱表示,以TSV制造高容量内存的技术在未来2~3年内,将可能成为内存产业的核心技术。
TSV技术未来可望成为将内存芯片、系统芯片、图像传感器(ImageSensor)等统合至1个封包的核心技术。海力士计划2013年将以该产品制作成64GB模块并进行商用化,目前正在准备量产,并同时促进较行动DRAM速度快8倍的WideI/OTSV开发作业。





