当前位置:首页 > 模拟 > 模拟
[导读]台积电16奈米及InFO WLP先进制程布局 晶圆代工龙头台积电(2330)16奈米鳍式场效电晶体升级版(FinFET Plus)将在明年1月全产能量产,搭配整合型扇出晶圆尺寸封装(InFO WLP)的系统级封装(SiP)技术,在x86及AR


台积电16奈米及InFO WLP先进制程布局
晶圆代工龙头台积电(2330)16奈米鳍式场效电晶体升级版(FinFET Plus)将在明年1月全产能量产,搭配整合型扇出晶圆尺寸封装(InFO WLP)的系统级封装(SiP)技术,在x86及ARM架构64位元应用处理器代工市场已是毫无敌手,可望直取英特尔SoFIA、苹果A9大单。

台积电今年全力冲刺20奈米系统单晶片制程(20SoC)产能,由于已抢下苹果A8处理器及高通、英特尔、辉达(NVIDIA)等大单,不仅第1座支援20奈米12寸厂南科Fab14第5期已全产能投片,第2座12寸厂Fab14第6期将在7月正式进入量产,将成为台积电第3季营收挑战2,000亿元新高的重要动能。

台积电原本计划在今年底转进16奈米FinFET制程,但因许多客户认为16奈米FinFET与目前量产中的20奈米SoC制程相较,效能及功耗上并无太明显的差距,也因此,台积电加快脚步开发出16奈米FinFET Plus制程,除了可较16奈米FinFET技术提高15%效能,在同一速度下还可降低30%的功耗。

采用16奈米FinFET Plus技术的首颗晶片将在本月完成设计定案(tape-out),今年内完成设计定案的晶片数量可达16颗,明年将放大到45颗。由于上游客户对于16奈米FInFET Plus需求远远高于原先规画,所以台积电明年资本支出将维持在100亿美元高水准,全力扩产因应强劲需求。

除了在晶圆制程上的推陈出新,台积电也决定提高在SiP制程上的研发力道,除了目前已开始小量生产的CoWoS技术之外,针对中低阶处理器市场量身打造的InFO WLP封装技术也可望在今年底开始生产,同时可支援Wide IO介面DRAM晶片的封装内建封装(PoP)技术。

台积电明年靠着16奈米FinFET Plus及InFO WLP等两大武器,不仅可以有效对抗三星及格罗方德(GlobalFoundries)的14奈米FinFET制程联军,还可回防全球最大半导体厂英特尔的步步进逼。

业界人士指出,台积电整合16奈米FinFET Plus及InFO WLP所推出的一元化(turnkey)服务,可将64位元应用处理器的运算效能及低功耗特色发挥到极致,对手因技术及产能无法追赶上,台积电等同于将通吃x86或ARM架构的64位元处理器代工市场订单,英特尔SoFIA及苹果A9两大订单等于手到擒来。



本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读
关闭