台积电与赛灵思合作

可程序逻辑闸阵列（FPGA）大厂赛灵思（Xilinx）及晶圆代工龙头台积电（2330）昨（29）日宣布16纳米鳍式场效晶体管（FinFET）技术合作计划。采用台积电先进16纳米FinFET技术打造的赛灵思「FinFast」计划测试芯片，预计会在今年推出，首款产品明年问市，这也代表台积电16纳米投片将再度提前到今年底展开。

台积电已宣布调升今年资本支出到95~100亿美元规模，为了在技术研发上能够追上英特尔，同时摆脱三星、格罗方德（GlobalFoundries）等竞争同业，台积电3D晶体管架构的16纳米FinFET制程将提前量产，首家采用的大客户就是FPGA大厂赛灵思。而赛灵思及台积电的合作，当然是要跟另一FPGA大厂阿尔特拉（Altera）及英特尔的合作案一较高下。

原本台积电规画在20纳米量产的2年后，也就是2016年才会进入16纳米FinFET制程量产，但现在16纳米量产时间点提前到2015年。而根据赛灵思及台积电的规画，双方投入所需资源组成一支专属团队，针对FinFET制程与赛灵思的UltraScale架构共同进行最佳化，基于此项计划，16FinFET测试芯片预计今年稍后推出，而首款产品将于2014年问市，代表台积电今年底就会开始试产16纳米，进度再度超前。

此外，两家公司亦共同合作藉助台积电的CoWoS三维集成电路（3D IC）制造流程，以实现最高层级的3D IC系统集成及系统级效能，双方在此领域合作的相关产品将稍后择期另行宣布。

UltraScale为赛灵思全新的特殊应用芯片（ASIC）等级架构，能针对从20纳米平面式制程到16纳米以及更先进的FinFET制程进行微缩，亦可透过3D IC技术进行系统单芯片的微缩。

台积电表示，最近已宣布将16纳米FinFET制程技术的生产时程，提前到2013年展开，赛灵思与台积电的合作，除了可受惠于该制程生产进度加快之外，亦享有台积电16纳米FinFET技术所带来的高效能与省电优势。