Xilinx/台积电合作16奈米FinFET制程
时间:2013-05-30 05:55:00
[导读]赛灵思(Xilinx)与台积电共同宣布联手推动一项赛灵思称之为「FinFast」的专案计划,采用台积电先进的16奈米FinFET(16FinFET)制程技术打造具备最快上市速度及最高效能优势的可编程逻辑闸阵列(FPGA)元件,双方投入所需资
赛灵思(Xilinx)与台积电共同宣布联手推动一项赛灵思称之为「FinFast」的专案计划,采用台积电先进的16奈米FinFET(16FinFET)制程技术打造具备最快上市速度及最高效能优势的可编程逻辑闸阵列(FPGA)元件,双方投入所需资源组成一支专属团队,针对FinFET制程与赛灵思的UltraScaleTM架构共同进行最佳化。基于此项计划,16FinFET测试晶片预计今年稍后推出,而首款产品将于2014年问市。
此外,两家公司亦共同合作藉助台积电的CoWoS三维积体电路(3D IC)制造流程以实现最高层级的3D IC系统整合及系统级效能,双方在此领域合作的相关产品将稍后择期另行宣布。
赛灵思总裁暨执行长Moshe Gavrielov表示,赛灵思相当有信心赛灵思与台积电在16奈米FinFast计划上的合作将延续双方过去在各项先进技术上所获得的成果与领导地位。赛灵思致力与台积电合作因为台积电在制程技术、设计实现、服务、支援、品质与产品交货等各方面皆是专业积体电路制造服务业界的领导者。
台积电最近宣布将16FinFET制程技术的生产时程提前到2013年,赛灵思与台积电的合作除了可受惠于该制程生产进度加快之外,亦享有台积电16FinFET技术所带来的高效能与省电优势。
赛灵思与台积电合作将高阶FPGA的各项需求导入FinFET的开发过程,诚如其在28HPL与20SoC制程开发时的做法一样;双方将进一步针对台积电的制程技术、赛灵思的UltraScale架构与新世代开发工具共同进行最佳化以获取最佳成果。UltraScale为赛灵思全新的ASIC等级架构,能针对从20奈米平面式制程到16奈米以及更先进的FinFET制程进行微缩,亦可透过3D IC技术进行系统单晶片的微缩。
此外,两家公司亦共同合作藉助台积电的CoWoS三维积体电路(3D IC)制造流程以实现最高层级的3D IC系统整合及系统级效能,双方在此领域合作的相关产品将稍后择期另行宣布。
赛灵思总裁暨执行长Moshe Gavrielov表示,赛灵思相当有信心赛灵思与台积电在16奈米FinFast计划上的合作将延续双方过去在各项先进技术上所获得的成果与领导地位。赛灵思致力与台积电合作因为台积电在制程技术、设计实现、服务、支援、品质与产品交货等各方面皆是专业积体电路制造服务业界的领导者。
台积电最近宣布将16FinFET制程技术的生产时程提前到2013年,赛灵思与台积电的合作除了可受惠于该制程生产进度加快之外,亦享有台积电16FinFET技术所带来的高效能与省电优势。
赛灵思与台积电合作将高阶FPGA的各项需求导入FinFET的开发过程,诚如其在28HPL与20SoC制程开发时的做法一样;双方将进一步针对台积电的制程技术、赛灵思的UltraScale架构与新世代开发工具共同进行最佳化以获取最佳成果。UltraScale为赛灵思全新的ASIC等级架构,能针对从20奈米平面式制程到16奈米以及更先进的FinFET制程进行微缩,亦可透过3D IC技术进行系统单晶片的微缩。





