创意扩增28nm晶片验证IP，采台积电HPM制程

创意 (3443)今(3)日宣布，在28nm晶片验证IP阵容中新增DDR3-2133/LPDDR2复合PHY与Controller IP。而创意全新的复合式IP将使用台积电 (2330)的28nm HPM制程，提供PHY、控制器与DDR系统完整的解决方案。
创意指出，新的IP面积比功能类似的40nm IP小20%，十分适用于需要高频宽DDR3-2133、并以台积电的28nm HPM先进制程技术为目标的设计。
创意总经理赖俊豪表示，考虑到昂贵的28nm开发成本，设计人员无不寻求将更多功能塞进最小的面积的可能性，而创意这个全新的PHY与控制器复合式IP，不但满足上述需求，也同时能让客户使用台积电最先进的制程技术。
他也强调，提供弹性客制化IC服务(Flexible ASIC Services)的关键在于能否提供SoC整合，特别是对于开发65nm以下先进制程技术晶片的设计人员而言，如今不但可以取得创意的高效能自有与第三方IP阵容，现在并可扩及于全新的28nm DDR3-2133/LPDDR2复合式IP。
创意表示，创意的自有IP涵盖高速SerDes、DDR、资料转换器、JPEG及NAND 快闪记忆体控制器，而创意的IP结合了绝佳弹性与效能，能够实现高价值和高效能SoC。当现成IP无法满足客户需求时，创意则会进行积体电路的客制化，以满足功能、功耗与面积的要求。