Cadence、IBM推动SOI FinFET迈向14nm
时间：2012-11-07 07:49:00
[导读]EDA 供应商 Cadence Design Systems 日前宣布，已运用 IBM 的 14nm 绝缘层上覆矽(SOI) FinFET 制程开发一款基于 ARM 处理器的测试晶片。该晶片采用 ARM Cortex-M0 核心，这也是 ARM, Cadence 和 IBM 共同开发 14nm 及
EDA 供应商 Cadence Design Systems 日前宣布，已运用 IBM 的 14nm 绝缘层上覆矽(SOI) FinFET 制程开发一款基于 ARM 处理器的测试晶片。该晶片采用 ARM Cortex-M0 核心，这也是 ARM, Cadence 和 IBM 共同开发 14nm 及以下节点 SoC 之三方合作协议的一项成果。
该晶片是为了检查采用 14nm 节点之晶片的参数和IP所设计。除了 ARM 核心以外，这款测试晶片还包含了 SRAM 和其他电路模组。 Cadence 表示，这款晶片可为 ARM 基于 FinFET 的实体IP开发提供必要的特征资料。另外，该设计还可支援双重图案微影。
IBM 半导体研发中心副总裁 Gary Patton 表示，这颗14nm测试晶片代表着我们在FinFET on SOI上已运用其内建的介电质隔离获得显著进展。这款测试晶片采用 Cadence 的 Encounter数位设计工具、 FinFET 标准单元库和 Cadence 的 Virtuoso 工具。
编译： Joy Teng
(参考原文： Cadence, IBM push SOI FinFET design to 14-nm ，by Peter Clarke)
该晶片是为了检查采用 14nm 节点之晶片的参数和IP所设计。除了 ARM 核心以外，这款测试晶片还包含了 SRAM 和其他电路模组。 Cadence 表示，这款晶片可为 ARM 基于 FinFET 的实体IP开发提供必要的特征资料。另外，该设计还可支援双重图案微影。
IBM 半导体研发中心副总裁 Gary Patton 表示，这颗14nm测试晶片代表着我们在FinFET on SOI上已运用其内建的介电质隔离获得显著进展。这款测试晶片采用 Cadence 的 Encounter数位设计工具、 FinFET 标准单元库和 Cadence 的 Virtuoso 工具。
编译： Joy Teng
(参考原文： Cadence, IBM push SOI FinFET design to 14-nm ，by Peter Clarke)
下载文档
