台积电争低功耗APU订单

超微技术长Mark Papermaster。图／涂志豪

处理器大厂超微（AMD）技术长Mark Papermaster表示，目前已量产的Trinity加速处理器（APU）采用32奈米绝缘层上覆矽（SOI）制程，但明年进入28奈米制程后，将改成块状矽（Bulk CMOS）制程。据了解，主力产能在Bulk CMOS的晶圆代工龙头台积电（2330），可望取得超微低功耗Kabini及Temash等APU代工订单。

超微今年的主力产品线中，绘图晶片Southern Islands采用台积电28奈米Bulk CMOS制程，主流APU晶片Trinity采用格罗方德（GlobalFoundries）32奈米SOI制程。至于针对小笔电、平板等设计的低功耗APU如Brazos 2.0、Hondo等，则委由台积电以40奈米Bulk CMOS制程生产。

Mark Papermaster昨日接受本报记者专访时证实，超微2013年在制程技术上将有重大变革，延用许久的SOI制程将在Trinity后停止，明年起APU晶片均将采用Bulk CMOS制程生产。对于晶圆代工伙伴，包括台积电及格罗方德均会持续维持紧密合作关系。

据了解，超微2013年的产品线上，绘图晶片Sea Islands仍会交由台积电以28奈米制程生产，主流APU晶片Kaveri则交由格罗方德以28奈米制程生产。原本市场认为低功耗晶片也会由格罗方德取得订单，但现在已有变化，包括Kabini及Temash等APU晶片将转台积电以28奈米代工。

对于近期台积电28奈米制程产能不足问题，Mark Papermaster表示，超微去年就率先在绘图晶片导入28奈米，因为量产时程领先竞争同业，早已预订足够产能因应需求，所以超微目前并没有感受到28奈米产能不足问题。

另外，超微宣布与矽智财授权厂安谋（ARM）跨平台合作，将ARM TrustZone矽智财（IP）导入超微的APU产品线，Mark Papermaster表示，超微已改变过去只使用自家IP策略，未来会更弹性应用第三方矽智财（third party IP），并纳入超微系统单晶片研发当中，推出可纳入其它运算核心的模组化晶片。