先进移动平台用户采用Soitec全耗尽（Fully Depleted）技术

北京， 2012年3月14日 —— 全球领先的电子和能源行业半导体材料生产制造商 Soitec （Euronext）今天宣布，无线平台和半导体领军企业 ST-Ericsson 已选择全耗尽平面晶体管技术（FD-SOI）开发设计其下一代移动处理器。 Soitec 创新的基板为全耗尽晶体管技术提供了技术基础，它以极薄的顶层确保了晶体管的各种关键属性。

ST-Ericsson 首席芯片架构师 Louis Tannyeres 认为：“下一代移动消费电子设备将在保持待机时间的条件下，带来更优秀的用户体验。在开发下一代高性能与低功耗应用的过程中，工艺技术的进步与整体平台系统设计创新同样起着十分关键的作用。我们与意法半导体在 FD-SOI 方面的合作成果表明，这项技术能够以颇具成本效益的方式获得这些益处，令我们的解决方案实现差异化。”

源自 Soitec 的 FD-SOI 晶圆使 NovaThor TM的性能得到显著提升，而耗电却更少，在最高性能时能够节约 35% 的功耗。对于消费者而言，这意味着他们能更长时间地以高速度浏览网页，或者让待机时间增加一天。

Soitec 首席运营官 Paul Boudre 表示：“很多像 ST-Ericsson 这样的半导体公司都正在寻求利用现有设计和制造方法，以尽快从全耗尽晶体管架构中受益，而 FD 技术为此提供了一个低风险的方案选项。ST-Ericsson 的这一选择代表着全行业向 FD 平面 CMOS 技术所迈出的第一步，在晶圆厂采用其他替代制造工艺前就能提前实现其设计目标。Soitec 致力于提供大量制造业不可或缺的高品质晶圆，加速将将全耗尽技术运用到下一代主流移动设备中。”

意法半导体公司研发科技部门副总经理Jo?l Hartmann表示：“意法半导体公司及Leti、Soitec和IBM等合作伙伴已经为开发FD-SOI技术投入数年。最近，意法半导体已经向业界展示了这种技术与传统Bulk CMOS技术的重大差异，如在28nm及以下若干种设计中更杰出的性能与更节约的功耗表现。这些特性的结合使得FD-SOI 特别适于应用在无线和平板应用中。FD-SOI技术不仅能得到FinFET全耗尽晶体管带给平面传统技术的全部好处，而且还能实现后者无法达到的先进的负偏压（back bias）技术。对于ST-Ericsson 在其下一代产品中采用FD-SOI 技术，我们感到由衷高兴。”

新颖的外观因素推动半导体制造商必须超越 28nm 工艺节点，传统的 Bulk CMOS 制作技术显然无法有效地平衡高性能和低功耗。FD 晶圆实现了平面全耗尽的晶体管架构，使其成为助力半导体公司跨越 CMOS 工艺障碍的突破性技术，让下一代智能手机和移动计算设备的高效节能处理器成为可能。该架构还是通过实施晶体管技术，以较低的工艺复杂性解决各类随 CMOS 技术从 28nm到更小级别技术所遇到的问题（如微缩、静电泄漏和器件特性的不一致性等）的关键。

关于全耗尽晶圆
FD 晶圆由氧化埋层（BOx）和 BOx 之上的极薄硅层组成，从而为在此层建成的晶体管提供独特性能。这类晶圆尤其适用于移动和消费级多媒体应用，与传统 Bulk CMOS相比，在保持相同性能的前提下，FD 晶圆可节省高达 40% 的功耗。同样，依据不同的设计优化，以全耗尽晶圆为基础的处理器峰值性能最高可增长 60%。凭借超低供电（低于 -0.7V）维持优异性能，因此许多超低功耗运行的移动设备才得以实现。此外，全耗尽晶圆由标准晶圆厂工具处理制造，它不仅与诸多传统低功耗 Bulk CMOS 共用许多工艺步骤，节省了10% 的生产步骤， 以极具竞争力的成本生产成品芯片。