Cadence 3D电路技术获台积电EDA合作夥伴奖

Cadence Design于日前宣布，该公司凭借3D集成电路技术而荣膺台积电颁发的台积电电子设计自动化合作夥伴奖。

随着电子产业进入可携式设备新纪元，3D集成电路技术将推动集成电路和封装技术发展，进一步提高集成电路的性能并降低集成电路的功耗、尺寸和重量。该公司表示，Cadence基于矽通孔（TSV）技术的标准3D集成电路解决方案，可帮助实现了矽中介层测试载具，Cadence也因此获奖。这个项目涉及将SoC和eDRAM集成在矽中介层中。

Cadence矽实现事业部负责研发的高级副总裁Chi-Ping Hsu博士表示，Cadence与台积电在众多先进集成电路项目上的深度合作，让台积电和Cadence成为了3D集成电路领域的领先者。如今的晶片设计越来越复杂，必须实现功能、性能、功耗和尺寸等多种目标，Cadence需要新的解决方案来保持竞争力，3D集成电路是解决这些难题的重要行业发展方向。感谢台积电对Cadence的赞赏，期待着利用这项重要的新技术推动半导体行业的发展。