爱发科开发镍及钴的CVD装置，面向3D-NAND及Cu布线衬底用途

爱发科开发出了可使镍（Ni）及钴（Co）成膜的CVD装置“ENTRON-EX2 W300 CVD-Ni/CVD-Co”。设想应用于三维（3D）构造的NAND闪存单元及20nm以后的金属布线和Fin FET等领域。在“Semicon Japan 2011”（2011年12月7～9日，幕张MESEE国际会展中心）上将展出，2012年4月开始销售。首先计划面向开发用途向半导体厂商提供数台，然后结合各公司的工艺提高装置性能，力争2013年以后供货量产装置。

为了适应今后的微细化及高集成化趋势，NAND单元开始向3D构造化方面发展，DRAM单元开始向MIM（Metal Insulator Metel）构造的高深宽比化方向发展，逻辑晶体管开始向导入Fin FET及三栅极等的方向发展。如果换成高深宽比的3D构造，使用原来的溅射装置在晶体管的源极及漏极等形成Ni硅化物时就会变得愈发困难。在这种情况下，为了能够利用被覆性高的CVD装置使Ni及Co成膜，爱发科开发了此次的装置。另外，在Cu布线方面，为了在今后的微细化趋势下确保可靠性，该公司还在研究将该装置应用于钌（Ru）及Co衬底。其中，在Ru方面，由于其是昂贵材料，因此爱发科向半导体厂商提出了使用此次装置，对微细、高深宽比的Cu布线层形成Co衬底的工艺方案。

此次的装置在已被半导体厂商用于量产300mm晶圆的成膜装置平台“ENTRON-EX2 W300”基础上，连接新开发的CVD腔室而成。新开发的CVD腔室的目前性能如下。在CVD中最令人担心的膜中杂质方面，对氧（O）、碳（C）、氮（N）等评测后表明均在1％以下。设想Ni硅化物时，对50nm宽、深宽比为100的沟道的台阶覆盖性为100％，对平坦面成膜后的截面观察结果及硅化物化后的电阻评测结果显示，可实现最薄5nm的薄膜，膜厚均一性在10nm成膜时为±3％以下，粒子按0.09μm以上算不到15个。而设想Co衬底时，对直径为70nm、深宽比为10的空穴的台阶覆盖性为100％，这时的薄膜电阻值为60Ω/□，电阻值为42Ω·cm，从电阻评测结果来看可实现最薄10nm的薄膜。原料气体为有机类，通过优化气体供给系统及腔室内的气流方式实现了此次的技术。

整个装置的处理能力在Ni硅化物用途时为80块/小时（单平台上配备3个Ni-CVD腔室、2个退火腔室时）或40块/小时（单平台上配备3个预清洗腔室、2个Ni-CVD腔室及1个退火腔室时）。面向包含Co衬底的Cu布线用途时为45块/小时（串联平台上配备1个预清洗腔室、1个脱气腔室、1个TaN溅射腔室、2个Co-CVD腔室、1个冷却腔室及1个Cu溅射腔室时）。价格为3亿～6亿日元。另外还可配备处理过程监控系统（EDPMS）、非接触式辐射温度监控系统，以及残留气体分析监控系统等。（记者：长广 恭明，Tech-On！）