专访Alchimer执行长Steve Lerner　湿式制程抢攻3D IC山头

三维晶片(3D IC)的封装流程增添许多步骤，使制程成本加剧，为此，半导体制程设备供应商Alchimer除主打可省却化学性机械研磨法(CMP)及黄光微影步骤，进而降低晶片与基板间导线制造成本的湿式制程之外；亦针对3D IC的关键矽穿孔(TSV)技术，开发出高覆盖能力的薄膜沉积(Thin Film Deposition)阻障层(Barrier)技术，大张旗鼓卡位即将成形的3D IC市场。
Alchimer执行长Steve Lerner表示，为实现3D IC架构须将晶圆磨得更薄，还要在晶圆上执行矽穿孔，以进行晶片间的导线互连。因此，晶片制程大翻新后，除带来全新技术挑战，设备与制程成本亦将攀升，而Alchimer的AquiVantage湿式制程技术，可优化矽穿孔制程后钻孔(Via Last)方案在中介层(Interposer)、重布线层(RDL)上的导线薄膜层，提升晶圆背面导线的品质；同时也简化整体流程，省却成本最高昂的两道黄光微影制程，对于3D IC封装流程带来结构上的革新，进一步降低中介层高达50%的制造成本。

Alchimer执行长Steve Lerner表示，Alchimer拥有独特的半导体制程技术优势，未来亦可望与全球制程设备、材料大厂合作，持续发挥优异制程的影响力。
Lerner强调，AquiVantage专为Via Last封装制程打造，将为晶圆代工厂、封装厂(OSAT)与整合元件制造商(IDM)跨进3D IC封装领域带来低成本及制程精简的效益。

另外，Alchimer也透过薄膜沉积技术改进，让矽穿孔生产更具成本效益。Lerner指出，Alchimer的AquiVia阻障层制程可对复杂的矽晶圆平面提供100%阶梯覆盖率，甚至是高深宽比的扇形侧壁表面(Scalloped Via)。进而突破阻障层在晶种层和填充沉积过程中，一系列与覆盖相关的性能和可靠性问题，令后续沉积时间大幅缩短，成本亦能下探。

Lerner不讳言，传统真空沉积制程一直无法导入高品质的阻障层，尤其是较深、直径较小、深宽比为10：1及以上的填孔，而目前业界正亟须从这些桎梏中突围，以全面实现3D IC整合的经济优势。有鉴于此，AquiVia和AquiVantage湿式制程集晶圆保形性、阶梯覆盖率和纯度于一体，为物理气相沈积(PVD)、化学气相沈积(CVD)或其他干式制程所不能比拟，比照标准的干式制程可降低约40～50%的成本，将是未来3D IC的关键推手。

Lerner分析，湿式制程可省却传统干式制程的CMP、PVD及CVD等步骤，简化整个晶圆产出流程。此外，其摒除干式制程所用设备支出及相关操作成本如真空无尘室空间、电力等经济效益，不仅是切入3D IC封装领域的绝佳考量，也是实现半导体绿色制程关键拼图。

考量到整体3D IC晶片制作流程，Lerner认为，每片12寸晶圆加入矽穿孔制程后仅能增加100美元成本，才能趋近符合终端产品采用的目标值，而现在3D IC供应链尚未完备，导致价格高于市场预期数倍。故预估未来2年供应链慢慢成形后，相对传统干式制程，大幅简化流程的湿式制程将更易达标。