联电与Synopsys扩展夥伴关系至28奈米制程节点

联华电子(UMC，以下简称联电)与新思科技(Synopsys)共同宣布双方扩展夥伴关系，将于联电 28奈米HLP Poly SiON制程平台上开发新思科技的 DesignWare IP 。延续之前在联电40奈米与55奈米制程的成功经验，新思科技将会于联电28奈米HLP Poly SiON制程上，导入其经验证的DesignWare嵌入式记忆体，以及逻辑元件资料库。
联电表示，此次合作将晶片设计公司得以在较低的风险下，设计出高速低功耗的系统单晶片，并取得更快的产品上市时程。两家公司长久以来的合作，涵跨了联华电子0.18微米至28奈米制程，而成功研发出的高品质DesignWare IP，正是这份稳固合作关系下的丰硕成果。

联电的 28奈米HLP制程除了保留传统Poly SiON技术的成本竞争力，更采用了创新的制程技术，具备绝佳的性价比，与业界其他28奈米Poly SiON制程相比较，大幅提升了效能与功耗表现。此一强化的28奈米Poly SiON制程，提供晶片设计者由40奈米制程到28奈米制程更顺畅的移转路径，使晶片设计能够轻易地导入制程并且快速上市。

新思科技广泛的产品组合，包含了经速度，功耗与位面积最佳化，并经过10亿颗以上晶片验证的嵌入式记忆体与标准元件资料库。DesignWare嵌入式记忆体与逻辑元件资料库包括了先进的电源管理功能，例如浅待机，深待机与关机，还有一个电源最佳化套件，藉以延长手持式应用产品的电池寿命。此外，新思科技整合型STAR Memory System测试与修复解决方案，可让晶片设计公司达到更高测试品质与嵌入式记忆体良率，同时降低晶片面积。

支援联华电子28奈米HLP制程的新思科技DesignWare嵌入式记忆体与逻辑元件资料库，预计于2012年第二季推出。新思科技的晶圆专工矽智财支援专案中的部分内容，包含了于联华电子28奈米HLP制程平台上，免费提供嵌入式记忆体与逻辑元件资料库给合乎资格的获授权者使用。联华电子的28奈米Poly SiON技术现已在客户产品试产中，并可接受客户design-in。