ISPD2011聚焦3D、无光罩微影技术趋势

在日前于美国加州举行的2011年国际实体设计大会(ISPD2011)，与会人士针对3D与无光罩微影技术等半导体实体设计的下一代发展趋势进行了深入的探讨。此外，在今年的大会上还新增了表彰对于推动并影响先进半导体实体设计先驱与贡献者的年度奖项。

“除了每年的设计竞赛以外，从今年起，ISPD还将启动另一项传统──透过举行纪念议程的方式来表扬实体设计领域的先驱们，歌颂其于建立实体设计产业的功劳，并探索如何追随其脚步以发展未来的新方向，”ISPD 2011会议主席兼国立台湾大学教授张耀文(Yao-Wen Chang)表示。

第一位获得年度ISPD大奖殊荣的是纪念在电子设计自动化(EDA)领域贡献良多的Phil Kaufman Awardee，以及前Cadence公司董事会成员Ernest Kuh，他曾经参与首款Spice模拟器的开发，也曾经任加州柏克莱大学工程学院院长。

今年的年度设计大赛着重于解决在65nm节点以下阻碍微影配置的全域布线拥挤问题。过去几年来，评分的标准一向是根据导线长度或布线性能的演算法配置为主，今年则改采“绕线完成度”(routability)作为评断标准。

负责管理这项竞赛的主席Natarajan Viswanathan，同时也是IBM奥斯汀研究实验室系统与技术组研究人员。这项竞赛为每一支参赛队伍设定了八项具挑战性的业界基准，以测试其于演算法配置的绕线完成度。最后的冠军队伍是来自香港中文大学教授杨凤如与其博士班研究生团队所开发的“Ripple”。

第二名是来自加州大学洛杉矶分校教授Jason Cong与其实验室团队共同开发的“mPL11”；而第三名是密西根大学教授Igor Markov与其团队的“SimPLR”；第四名则是国立台湾大学教授张耀文与其团队开发的“RADIANT”。

最佳论文奖得主是德州大学教授David Pan与研究员Kun Yuan，他们为制造生产环境采用了创新的电子束微影。由于电子光微影技术在半导体量产制造时的成本效益太低，因而目前该技术大多用于原型制造。但Pan与Yuan表示，在进行双重、三次或甚至四次微影曝光时，电子束已经和越来越昂贵的光罩成本相当。Pan与Yuan在其论文中建议采用模板规划与最佳化演算法，可望使电子束微影加速量产。

同时，包括英特尔实验室(Intel Labs)、Tezzaron Semiconductor与其它公司们也提出了迈向22nm以下的创新运算微影技术以及针对3D互连技术的TB级运算等先进技术。例如，英特尔研究员Vivek Singh提出了多光罩铸膜、创新光罩以及其它运算微影技术等，他表示这些都将是英尔公司未来在迈向14nm节点时的关键技术。

英特尔公司研究员Tanay Karnik则描述了一种DRAM上的3D处理器堆叠，包括其布局规划、电源布线、输入/输出电流、测试与组装等细节。Tezzaron Semiconductor技术长Bob Patti比较了3D晶堆叠的最新改善之处，包括功耗更低40%、密度提升4倍、性能提升超过300%，而成本更低50%。

根据特尔实验室表示，在相同的晶片封装中在记忆体晶片上实现网格连接的方式，可望使处理器堆叠实现TB级的效能。

编译：Susan Hong

(参考原文： ISPD spots 3-D, maskless-lithography trends，by R. Colin Johnson)