当前位置：首页 > 模拟 > 模拟

对EUV曝光充满期待——东芝在SEMI Forum上发表演讲

时间：2010-06-04 07:40:00

关键字： FOR SEMI 东芝 EUV

手机看文章

扫描二维码
随时随地手机看文章

[导读]新一代半导体曝光工艺将如何发展？在SEMI日本主办的“SEMI Forum Japan 2010”（5月31日～6月1日，大阪国际会议中心）上，器件厂商和曝光装置厂商先后发表演讲，从中便可窥探出EUV（Extreme Ultraviolet）曝光在半导

新一代半导体曝光工艺将如何发展？在SEMI日本主办的“SEMI Forum Japan 2010”（5月31日～6月1日，大阪国际会议中心）上，器件厂商和曝光装置厂商先后发表演讲，从中便可窥探出EUV（Extreme Ultraviolet）曝光在半导体器件量产中的应用现状。整个演讲以“突破微细化”为主题，有大约80人与会。

“从验证阶段起使用二次图形技术的话负担过重”

首先演讲的是东芝半导体尖端存储器开发中心尖端存储器工艺开发部的桥本耕治，介绍了“并非东芝而是个人考虑的、采用二维单元构造时hp 20nm级NAND闪存的验证用和量产用曝光工艺”（图1）。桥本以成本过高为由，表达了“尽量不使用基于ArF液浸曝光的二次图形技术”的想法。

桥本认为最理想的方案是，通过“验证采用纳米压印，量产采用EUV曝光”来实现hp 20nm级工艺。“从验证阶段就使用二次图形技术的话，对器件厂商来说成本负担过重。目前hp 30nm级工艺采用的就是‘验证和量产都被迫使用二次图形技术’的最下策”（同氏）。

笔者在桥本演讲后向其进行了证实。因为hp 20nm级工艺从预定的量产时间来看，如果工艺开发尚未启动的话就不太正常了。桥本并未否认这一方案实际上针对的是hp 10nm级工艺。

另外，在采用三维构造的单元时，“使用二次图形技术的话成本过高，无法开展业务。虽然关键层（需要最微细图案的层）数比二维构造的单元少的话，就存在使用二次图形技术的可能性，但这是无望实现的。必须要采用EUV曝光”（桥本）。NAND闪存使用二次图形技术的条件是3层，而EUV曝光的话为5层。

此外，桥本还介绍了通过结合EUV曝光和间隙壁工艺，对线宽/线间隔（L/S）为14nm的图案进行解像的示例。

阿斯麦公布预定2010年下半年供货的EUV曝光装置的现状

接着，荷兰阿斯麦日本公司ASML JAPAN的技术发展中心负责人宫崎顺二公布了阿斯麦预定2010年下半年开始供货的试制及初期量产用EUV曝光装置“NXE:3100”的现状。

宫崎表示，“NXE:3100是首款可在器件量产中使用EUV曝光的步进机。已接到逻辑LSI厂商及存储器厂商等发来的订单”。宫崎称现已制造完成可供4台使用的透镜，并公开了在NXE:3100上的各项数据（图3）。

对于公认为最大课题的光源，宫崎公布了相关数据：“NXE:3100配备的美国Cymer的LPP（Laser Produced Plasma）光源，其输出功率从2009年10月的约75W提高到了现在的约90W”。不过，NXE:3100宣称60片/小时的处理能力是以稳定获得100W功率为前提的。宫崎表示，“目前正在对光源进行进货。今后估计很快就会按计划达到100W”。（特约撰稿人：加藤伸一）