台积电认可Cadence Tempus时序签收工具用于20纳米设计

“Tempus时序签收技术利用分布式处理和创新的增量式时序分析技术，使时序分析性能达到了新的高度，”Cadence公司芯片实现集团，芯片签收与验证部副总裁Anirudh Devgan表示。“我们与台积电密切合作，确保Tempus的结果满足他们严格的标准，从而实现成功的芯片和可靠的设计。”

台积电的精确性认证对Tempus时序收敛解决方案的要求包含了基础延时计，以及由信号完整性效应所引起的静态噪声分析（glitch）计算。这两种分析是必需的，以便有一个完整的时序和信号完整性分析解决方案 。

“认证是台积电整个设计生态系统中不可或缺的一环，” 台积电设计基础架构营销部资深总监Suk Lee表示。“Cadence Tempus时序签收工具能够应对台积电未来制程节点的设计挑战。我们和Cadence紧密合作，确保Tempus能通过我们的认证标准。我们期待与Cadence在未来更多技术上展开合作，共同帮助我们的客户应对复杂设计，生产出功能可靠芯片。”

Cadence Tempus签收技术提供：

•高性能并行处理全流程时序分析

•可扩展的体系架构，可处理具有数亿单元实例的设计；

•Tempus集成时序收敛环境，它通过多线程和分布式时序分析，提供多模多角MMMC(multi-mode, multi-corner) 以及考虑物理layout信息的时序收敛。