北京新岸线公司手机SoC采用Arteris FlexNoC Interconnect与C2C技术
时间：2012-02-02 09:42:34
[导读]Network-on-Chip(NoC)Interconnect IP解决方案领导业者Arteris, Inc.近日宣布，该公司FlexNoC Interconnect IP已授权予大陆成长最快速且最具创新力的系统暨芯片业者之一的北京新岸线公司。新岸线在评估许多技术之后，
Network-on-Chip(NoC)Interconnect IP解决方案领导业者Arteris, Inc.近日宣布，该公司FlexNoC Interconnect IP已授权予大陆成长最快速且最具创新力的系统暨芯片业者之一的北京新岸线公司。
新岸线在评估许多技术之后，决定选择Arteris Network-on-Chip(NoC) Interconnect IP技术，以达到其手机SoC对于低功耗与高效能的需求。
除了Arteris FlexNoC，新岸线还取得C2C™Chip-to-Chip Link IP的授权。这项技术可以提供两个芯片间Low Latency的资料传递。如同Arteris于2011年7月26日有关C2C的新闻稿中所指出，C2C是业界第一个能提供两颗芯片共享內存的标准；手机内Modem与AP芯片间透过C2C共享內存即为一典型例子。透过C2C传递资料往返仅需100ns Latency，充裕的Throughput与Low Latency使得手机Modem 芯片透过C2C去存取AP芯片的內存变成可行。这技术已为国际大厂(如TI、Intel、Samsung等公司)采用。新岸线采用C2C技术可以协助手机制造商得以省略原本Modem使用的DRAM(BOM Cost约可降低2美元)；也因此大幅提升新岸线的产品竞争力。
北京新岸线公司市场营销副总裁杨宇欣表示，“新岸线正致力于提升技术规格，以便在效能最大化的同时，又能提供最优质的手机电池寿命。我们了解采用Arteris Network-on-Chip(NoC) Interconnect IP可同步降低SoC的耗电量、增加效能和工作频率。藉由FlexNoC技术可让Timing Closure更容易，因它可以降低後段佈局(place-and-route) 时Routing Congestion与Timing Closure的问题。”
ArterisNetwork-on-Chip(NoC) Interconnect IP具有独特的设计，该产品可减少SoC设计所需的Wire Count (绕线数)与Gate Count，并能提高DDR Controller的效率。透过Wire Count (绕线数)与Gate Count的降低，亦解决了后段布局(place-and-route)绕线阶段的Routing Congestion与Timing Closure问题，借此得以缩短SoC的开发周期、提升芯片工作频率、缩小芯片面积以及减少芯片耗电。
Arteris总裁暨CEO K. Charles Janac表示，“新岸线选择Arteris FlexNoC作为他们迅速增长事业的重要元件，显示Soc芯片业者对于Arteris NoC技术的信心与肯定。”他强调：“Arteris Network-on- Chip(NoC) Interconnect IP是打造现代手机SoC的关键要素。”
新岸线在评估许多技术之后，决定选择Arteris Network-on-Chip(NoC) Interconnect IP技术，以达到其手机SoC对于低功耗与高效能的需求。
除了Arteris FlexNoC，新岸线还取得C2C™Chip-to-Chip Link IP的授权。这项技术可以提供两个芯片间Low Latency的资料传递。如同Arteris于2011年7月26日有关C2C的新闻稿中所指出，C2C是业界第一个能提供两颗芯片共享內存的标准；手机内Modem与AP芯片间透过C2C共享內存即为一典型例子。透过C2C传递资料往返仅需100ns Latency，充裕的Throughput与Low Latency使得手机Modem 芯片透过C2C去存取AP芯片的內存变成可行。这技术已为国际大厂(如TI、Intel、Samsung等公司)采用。新岸线采用C2C技术可以协助手机制造商得以省略原本Modem使用的DRAM(BOM Cost约可降低2美元)；也因此大幅提升新岸线的产品竞争力。
北京新岸线公司市场营销副总裁杨宇欣表示，“新岸线正致力于提升技术规格，以便在效能最大化的同时，又能提供最优质的手机电池寿命。我们了解采用Arteris Network-on-Chip(NoC) Interconnect IP可同步降低SoC的耗电量、增加效能和工作频率。藉由FlexNoC技术可让Timing Closure更容易，因它可以降低後段佈局(place-and-route) 时Routing Congestion与Timing Closure的问题。”
ArterisNetwork-on-Chip(NoC) Interconnect IP具有独特的设计，该产品可减少SoC设计所需的Wire Count (绕线数)与Gate Count，并能提高DDR Controller的效率。透过Wire Count (绕线数)与Gate Count的降低，亦解决了后段布局(place-and-route)绕线阶段的Routing Congestion与Timing Closure问题，借此得以缩短SoC的开发周期、提升芯片工作频率、缩小芯片面积以及减少芯片耗电。
Arteris总裁暨CEO K. Charles Janac表示，“新岸线选择Arteris FlexNoC作为他们迅速增长事业的重要元件，显示Soc芯片业者对于Arteris NoC技术的信心与肯定。”他强调：“Arteris Network-on- Chip(NoC) Interconnect IP是打造现代手机SoC的关键要素。”
下载文档
