三星完成ARM处理器测试用芯片的流片设计

三星公司近日宣称已经和ARM，以及EDA自动化设计软件供应商Cadence Design Systems一起完成了一款基于20nm HKMG制程工艺的ARM处理器测试用芯片的流片设计工作。
三星表示，与之前的制程产品相比，20nm制程芯片必须采用不同的设计方法，而且其20nm制程产品采用了新的器件结构和互联层结构，并使用了新的电路布局方式。三星在20nm节点将转向使用基于gate-last工艺的HKMG技术，而其32/28nm产品则仍采取的是基于gatefirst工艺的HKMG技术。
三星还透露，这次20nm测试芯片的设计过程中，同时使用了Cadence的统一化设计流EDA软件和Synopsys的Galaxy设计流EDA软件，以设计芯片上不同种类的器件，比对的结果是两款软件均能满足使用要求。
大部分的芯片设计工作当然还是由ARM公司来完成，这其中包括了Cortex M0核心，存储部分，GPIO以及部分离散测试结构部分。另外三星还表示其20nm设计用工具目前已经开放给其客户使用。