IBM公司拟在2020年前实现碳奈米管电晶体(CNT)

过去二十几年来，IBM已经为制作1.4nm的微型碳奈米管尝试过几乎每一种可能性了，期望能找到延续矽电晶体通道的方法。时至今日，最小的矽电晶体已经达到原子极限了——例如，4nm矽电晶体通道约由20个原子组成。为了进展到下一个矽晶世代，除了各种缺陷和掺杂不均的问题以外，业界还面临着矽电晶体尺寸进一步缩小的挑战。如果IBM或其他厂商——事实上，中国现正主导碳奈米管的研究——能够实现最佳化的1.4nm电晶体通道，那么摩尔定律(Moore’s law)就能再持续向前进展；否则的话，业界就得再发展出一种全新的模式。

奈米管电晶体专家IBM院士Phaedon Avouris最近从电浆与光子学方面找到了探索的新方向。奈米管研究团队则由纽约Yorktown Heights华生研究实验室的Wilfried Haensch带领。Haensch正面临着同样一直困扰Avouris的问题——如何将这种不可思议的微小元件导入电晶体通道。在IBM分子组装与元件部门总监James Hannon的协助下，Haensch找到了几种新方法。　

源极和汲极覆盖碳奈米管通道，并由相同的本地闸极控制。

其中一种的新想法是在一个电晶体通道中使用多个碳奈米管，而不是只依赖于单一碳奈米管来实现部份工作。在进行模拟作业时，研究人员们以8nm间距平行排列了6个1.4nm宽与30nm长的奈米管。两端嵌入于碳奈米管的源极与汲极，并在堆叠底部留下悬浮于闸电极上的10nm通道。接下来的模拟作业将以化学方式标注基底与奈米管使其准确对齐，然后再蚀除化学材料完成最终晶片—— IBM Power7 。

Haensch认为：「六管元件结构来自于塑造整个微处理器性能的最佳化过程，在此模拟作业中所实现的是IBM Power7晶片。最佳化器改变了元件的布局，包括布线以及预测系统的性能。」

由于国际半导体技术蓝图(ITRS)要求必须在2019年达到5nm节点，因此，IBM公司设定的目标是在2020年以前实现碳奈米管电晶体(CNT)。

IBM最近制作出具有多达10,000个 CNT 的电路。根据该设计的模拟作业预测，其性能可较矽晶更快5倍。

Haensch指出：「该元件每通道可整合5-6个约1.4nm的 CNT 。直径的选择根据所需的能隙而定。为了实现超越矽晶的性能优势，元件必须做得更小。根据该模式显示我们需要约8nm的奈米管间距(CNT-CNT的距离)。通道(或闸极)长度(Lg)约为10nm，源极(S)与汲极(D)触点则约为10nm长。LBG是指本地底部闸极。即控制通道传导的电极。我们已经以不到10nm通道长度打造元件了，由于图案形成方法的限制，很难达到10nm CNT 间距的要求，但我们所发布的结果则采用了200nm CNT 间距。我们还打造出具有2 、3、4、6个CNT的多 CNT 元件。正如预期的电流较大，但由于通道中多CNT的平均效应，使得元件的可变性降低。」

根据Haensch表示，目前还必须克服几项障碍，才能符合2020年的最后期限，其中最重要的是分离金属奈米管中的半导体，但这个问题从二十多年前起就一直无法解决。

Haensch说：「成功实现 CNT VLSI 技术的主要障碍在于碳奈米管的纯度与位置控制。为了解决这两项挑战，IBM在以化学标记定义的晶圆预定位置上沈积高纯度的碳奈米管。这种方式由于消除了金属 CNT ，使得随机特性明显降低，更有利于控制整个晶圆上的CNT分布。」

IBM致力于达到2020年最后期限的目标，但也坦承必须克服所有的主要障碍，才能使计划持续至2020年以后。届时，其他如自旋电子学等目前还不够成熟的技术，也可望超越碳奈米管的研究。